RSS
|
お問い合わせ
|
Worldwide
Asia-Pacific
|
China
|
EMEA
|
India
|
Israel
|
Japan
|
Korea
|
Taiwan
|
Global Office Locator
製品情報&ソリューション
サービス
カスタマーサポート
トレーニング
ダウンロード
会社概要
Products For
System Design and Verification
Functional Verification
Logic Design
Digital Implementation
Custom IC Design
RF Design
PCB Design
IC Packaging and SiP Design
Manufacturability Signoff (DFM)
Products A - Z
Solution For
Advanced Node Design (DFM)
Low-Power Design
Other Technologies
サービス・ソフトウェア情報
IP
カタログ
製品情報
&
ソリューション
Home
デザイン・サービス
メソドロジ・サービス
Virtuoso
サービス・ソフトウェア
RTL Compiler
サービス・
ソフトウェア
サービス
Home
Cadence Online Support
サービス概要
Cadence Online Support
サービスのお申し込み
Cadence Online Support
のホームページ
カスタマーレスポンスセンター
利用案内
カスタマーサポート
Home
コーススケジュール
トレーニング各コースの概要
トレーニングコース開設のご案内
トレーニングコースへのお申し込み
トレーニング
Home
ダウンロード
ダウンロード
Home
CSR
について
Executive Team
Press Release
投資家情報
採用情報
Cadence Worlwide
関連会社／販売代理店
日本ケイデンス
Map
会社概要
Home
// Provide alternate content for browsers that do not support scripting // or for those that have scripting disabled. This content requires the Adobe Flash Player.
Get Flash
What's New
News
Cadence Topics
Events
Information
News
More News
2/2
ケイデンスのEncounter Digital Implementation System 9.1、複雑なSoC設計の生産性における緊急課題に対応
1/29
STARCのQAデータベース上で認証されたケイデンスの設計ソフトウェアにより、STARCのメンバー企業の先端チップ設計品質が確実に
1/27
ルネサス テクノロジが、国内外の設計拠点において、ミックスシグナルおよびアナログ設計向けにケイデンスのVirtuoso最新テクノロジを標準採用
1/26
40ｎｍプロセスの先端ＡＳＩＣ設計環境を構築 -ＮＥＣエレクトロニクスがケイデンスの設計ソリューションを採用-
1/26
三菱電機、ケイデンスのOVM SystemVerilog ソリューションを使用して、より徹底した検証とコスト削減を実現
Cadence Topics
More Topics
SourceLink のリニューアルに関するお知らせ
高位合成ツール C-to-Silicon Compilerの専用サイトを用意いたしました。
Events
More Events
Virtuoso Technology-driven Package Co-designワークショップ
C-to-Silicon Compiler高位合成技術ワークショップのご案内
Incisiveアサーション・ベース検証ワークショップのご案内
News
More News
2/2
ケイデンスのEncounter Digital Implementation System 9.1、複雑なSoC設計の生産性における緊急課題に対応
1/29
STARCのQAデータベース上で認証されたケイデンスの設計ソフトウェアにより、STARCのメンバー企業の先端チップ設計品質が確実に
1/27
ルネサス テクノロジが、国内外の設計拠点において、ミックスシグナルおよびアナログ設計向けにケイデンスのVirtuoso最新テクノロジを標準採用
1/26
40ｎｍプロセスの先端ＡＳＩＣ設計環境を構築 -ＮＥＣエレクトロニクスがケイデンスの設計ソリューションを採用-
1/26
三菱電機、ケイデンスのOVM SystemVerilog ソリューションを使用して、より徹底した検証とコスト削減を実現
12/8
ケイデンス、VirtuosoカスタムIC設計におけるリーダーシップを強化
11/17
ケイデンス、SoC開発における東芝との協業関係を拡大
11/4
日立、ケイデンスのOPMISR圧縮テクノロジを活用し、ITRSロードマップの圧縮水準を4年先駆けて達成
10/28
新しいケイデンスのAllegro SiPおよびICパッケージング・ソフトウェアにより、ICパッケージ設計者の生産性が向上
10/28
ケイデンス、新しい微細化設計機能により、PCB設計におけるリーダーシップをさらに確立
Cadence Topics
More Topics
トランスパック・ヨットレース航海記−エピローグ編！
SourceLink のリニューアルに関するお知らせ
高位合成ツール C-to-Silicon Compilerの専用サイトを用意いたしました。
トランスパック・ヨットレース航海記−レース編！
トランスパック・ヨットレース航海記−プロローグ編！
半導体ネットにCadence InCyte Chip Estimator記事が掲載されました
日本ケイデンスのホームページリニューアルのお知らせ
Incisive Palladium Dynamic Power Analysis、EDN Innovation Awardを受賞
デザイン・コミュニティのための「Industry Insights」ブログの開設
NECエレクトロニクスとケイデンスの協業により、最先端のLSI開発がスピードアップ
ケイデンスの新社長兼CEOにリップ・ブー・タンが就任
Events
More Events
Virtuoso Technology-driven Package Co-designワークショップ
2010年2月19日（木）
C-to-Silicon Compiler高位合成技術ワークショップのご案内
2010年2月17日（水）
Incisiveアサーション・ベース検証ワークショップのご案内
モジュール検証編 1月27日（水）
アドバンスト検証編 2月25日（木）、26日（金）
モジュール検証編 3月26日（金）
Information
Cadence Online Support
ケイデンス製品の本来の機能を活かすために必要な情報サイトです。
採用情報
ケイデンスの経験者採用情報サイトです。
広報誌
ケイデンスの最新情報、各分野における最新の製品・技術情報を年2回発行の広報誌「THE SOUND OF CADENCE」にてお届けしております。
最新号 THE SOUND OF CADENCE Vol.71 はこちらから
お知らせ
弊社では、社員の健康管理推進ため水曜日を定時退社日(17:30)としております。
お客様にはご不便をおかけすることがあるかと存じますが、何卒ご理解いただきたくお願い申し上げます。
System Design and Verification
Functional Verification
Logic Design
Digital Implementation
Custom IC Design
RF Design
PCB Design
IC Package and SiP Design
Manufacturability Signoff (DFM)
Products A - Z
各種セミナーのご案内や製品情報をタイムリーにお届けいたします
詳しくはこちら
会社概要
|
プライバシーポリシー
|
サイトマップ
© Cadence Design Systems, Inc. All Rights Reserved.
Global Office Locator or Contact Cadence
お問い合わせ
