ENCOUNTER RTL COMPILER SYNTHESIS

トップダウン論理合成手法：

従来の論理合成ツールはボトムアップからの論理合成を繰り返す手法しか実用になりませんでした。これはツール自身が大規模な設計に対応していないことに起因しており、長い間、設計者は時間をかけてボトムアップでのタイミング制約の作成を行なってきました。マニュアルでタイミング・バジェットを決める為、見積もり精度が低く無駄な部分が存在し、タイミング・エリア・パワーの最適化がうまく行なわれていません。RCはトップダウンからの論理合成を推奨しており、これにより短時間にタイミング制約を作成でき、RCが自動でModule間の最適化を実行しますので、設計品質が向上でき、タイミング・エリア・パワーの最適な設計が可能です。
RCはトップダウンで論理合成を行なってもリーズナブルな時間で最適化処理を終了できます。

バックエンドにやさしいネットリスト

今までの論理合成ツールが出力するネットリストは論理的な圧縮にのみフォーカスされ、レイアウトツールでのタイミング収束性に関して考慮がされていませんでした。RCはレイアウトツールがタイミング収束を行ないやすい構造のネットリストを出力します。これによりレイアウトでのイタレーションの低減を行なうことができます。

最新のLow Power最適化

クロックゲーティングはもちろんの事、MSV、PSO等の最新のLow Power化技術が実装可能です。また、低消費電力設計向けの標準フォーマットCPF(Common Power Format)をいち早くサポートしています。これにより、機能検証、論理合成、レイアウト、LP検証等のツール間で低消費電力用制約条件が共通で使用可能となります。

マルチモードSDC対応

近年、製品仕様の複雑化によりチップが複数の動作モードを持つことが当たり前のようになりました。RCはこれらの動作モードの制約を個別に入力し、最適化が行なえます。これにより制約条件のマージを行なう必要が無くなりますので生産性が向上し、さらに最適なネットリストを得ることが可能です。