IP検索サイトChipEstimate.comとチップ見積りツールCadence InCyte Chip Estimator / Cadence Chip Planning System

ChipEstimate.comは、2011年5月18日（米国現地時間）、このポータルの日本語サイトである「ChipEstimate.jp」を開設しました。ChipEstimate.jpを使用することにより、日本のIC設計者は、サードパーティが提供するIPを日本語メニューなどにより評価、探索でき、ChipEstimate.com の200社を超える大手IPサプライヤとファウンダリ企業が構成するグローバルなエコシステムへのアクセスが可能となります。これにより、日本のIPサプライヤはChipEstimate.comへの加盟が容易になり、日本におけるIP流通を活性化させることができます。さらにIPを探している日本の設計者にとっては、IPの探索がより容易になります。

図1はChipEstimate.jpのトップページです。IPユーザーは、探索したいIPのキーワードを入力することによって必要なIPを探索し、availability、使用実績などの基本情報を簡単に得ることができます。データシートをダウンロードすることも可能です。また、特定FABベンダーのプロセス・ノードを指定することで、ターゲット・プロセス向けに開発されたIPや、開発実績のあるIPを検索することも可能です。

一方、IPを外販するベンダーにとっては、本サイトにIPを登録することによって自社のIPの宣伝、営業活動支援ツールとして活用することができます。

さらにユーザーは、このサイトに登録されているIPの基本情報をもとに、ケイデンスのチップ見積りツールCadence InCyte Chip Estimator（以下InCyte）を使ってチップ設計のトレードオフ解析、コスト解析を実行することができます。

InCyteはWindows/Unix上で動作するケイデンスの新製品で、RTLやネットリストがまだ存在しない段階でのチップ見積り環境を提供します。チップに搭載するIPの情報（ゲート数、消費電力、ピン数）、使用プロセスの情報、デザイン固有の情報（入出力ピン数、パッケージ情報）など様々なパラメータをベースに、チップサイズ、消費電力、タイミングなどを正確に見積ります。また、入力パラメータを変更した場合の見積り結果比較も容易にできるので、例えば次期製品や将来の製品開発におけるプロセスシュリンクを踏まえ、65nm40nmへテクノロジ・マイグレーションした場合のwhat-if解析などにも活用できます。

また、InCyteはパッケージやマスクの平均コストなどの価格情報を基にチップ価格を予測する機能も提供されているので、ユーザーは様々なIPを選択しながらアーキテクチャのトレードオフ解析を行うと共に、最適なビジネス判断をすることもできます。
さらにInCyteは、チップ見積時に生成されるフロアプラン情報をDEF形式で出力することができます。また、選択IP情報からトップ階層VerilogやSDC、パワーモード仕様からCPF、さらにEncounter® Digital Implementation Systemの起動スクリプトなどを自動生成することも可能で、InCyteの見積結果を起点としたインプリメンテーション設計を速やかに開始することができます。

IP検索サイトChipEstimate.ComのトップページからInCyteの無料お試し版「InCyte スタータ・エディッション」をダウンロードすることができますので、是非お試し下さい。

また、IP カタログデータベースを独自に構築可能なエンタープライズ向け製品Cadence Chip Planning System(CCPS) は、独立した専用サーバを立ち上げ、自社開発したIP や自社ライブラリを高精度にモデリングし、社内もしくは特定顧客のためのチップ見積り環境として開示可能なシステムです。
見積りを行うユーザーはクライアントとして、GUI を手元のWindows やLinux の端末から起動すると、専用サーバにアクセスを行い見積りに必要な情報を獲得できます。

関連サイト

プレスリリース

お問い合わせ先