Home > CDNLive! Japan 2011

CDNLive! Japan 2011

Silicon Realization　（IC-Package-PCB Co-Design、 Low Power）

 
11:15-11:50 A-1　Silicon Realization
3DICの課題とケイデンスが提供する3DICソリューション
  ケイデンスは2008年から3DICの設計環境の実現に取り組んできました。3DICには非常に様々な開発ファクタがありますが、複数の顧客との実際のプロジェクトの中で様々な要素が見えてきています。ケイデンスは3D Floorplan、3D Extraction、Stack Verification, DFT/ATPG、Package Co-Design の各機能をプロジェクトの中で開発してきました。　　　
本セッションでは3DIC設計に対する課題の確認とケイデンスのソリューションを紹介します。
  日本ケイデンス・デザイン・システムズ社
カスタマ・プラットフォーム・マーケティング部
益子　行雄
11:50-13:00 Lunch
13:00-13:35 A-2　Silicon Realization
Chip アーキテクチャ設計から IC-PKG-PCB Co-Designへ
  IC-Package-PCBのCo-Designは、ケイデンスのCo-Design Cockpitによってさらに進化しました。Cadence Chip Planning System（CCPS）/EDI System/Virtuosoなど各ツールから出力されるDie Abstractによって、様々なステージでのCo-Designが可能になりました。CCPSによるSoCアーキテクチャ設計とCo-Designの接続、EDI SystemなどSoCインプリメンテーション・ツールとCo-Designの接続、さらにCockpitシングル・キャンバスでAllegro PCBを含めたIC-PKG-PCBの同時表示とマルチドメイン間の最適化が可能です。
  日本ケイデンス・デザイン・システムズ社
テクニカル・フィールド・オペレーション本部
永澤　康
13:45-14:20 A-3　Silicon Realization
デジタルプロダクツのチップ・パッケージ・ボード相互設計手法
  回路の高速化、大電流・低電圧化、小型・軽量化、高品質・低コスト化など設計難易度が高まっており、それらを背景にチップ・パッケージ・ボードの相互設計の必要性が高まっています。本発表では、設計フローの限られた時間に、チップ・パッケージ・ボードをどのように協調設計すべきか当社が取り組む事例を紹介します。
  株式会社　東芝　デジタルプロダクツ＆サービス社
設計開発センター　主務
岡野　資睦　氏
14:30-15:05 A-4　Silicon Realization
FPGAボードの設計・解析事例を基にした、高速SI,EMI,PI対策の要素技術のご紹介
  近年、多くの分野の電子機器開発において、FPGAの用途が広がっています。大規模FPGAでは、1000ピンを超える多ピン、高速シリアルを含む多様なI/O対応、低電圧で大消費電流、などの特徴を持っていますので、ボード設計上の難題となることがあります。ボードデザインの成功のためには、一般的ボード設計・解析に加え、周辺知識や、ノウハウも必要となります。ここでは、ケイデンス社のツールを用いたFPGAボードの解析事例を基に、SI対策を中心とした要素技術につきましてご紹介いたします。
  サイバネットシステム株式会社
EDA事業部　EDAソリューション部　スペシャリスト
廿楽　孝之　氏
15:05-15:35 Coffee Break
15:35-16:10 A-5　Silicon Realization
富士通セミコンダクターのCPFフローへの取り組みと実績
～ 期待通りのPower Intentを実現するためのひと工夫 ～
  富士通セミコンダクターでは低消費電力設計の効率化を図るため2007年からCPFを設計フローに採用し、これまで数十件の製品に適用してまいりました。CPFの採用により、ツールの自動化、Power Intentの一貫性の維持など生産性は飛躍的に向上しましたが、大規模で複雑な電源仕様の回路に対してはさらなる改善が必要でした。本セッションでは、低消費電力設計の効率化を図るための弊社の特徴的なフロー、及びCPFにてPower Intentを正確にツールに伝えるための記述方法と記述の容易化などについて紹介します。
  富士通セミコンダクター株式会社
開発・製造本部　設計共通技術統括部　第一技術部
疋田　真大　氏
16:20-16:55 A-6　Silicon Realization
東芝　セミコンダクター＆ストレージ社におけるパワーフォーマット適用状況
  近年のLSI設計では消費電力削減の重要度が急速に増加しています。
そのため、多電圧、DVFS、電源遮断等の様々なローパワー技術の適用が必須となり、これらを効率的に設計する手法としてパワーフォーマットが注目されています。本セッションでは、東芝セミコンダクター＆ストレージ社におけるパワーフォーマットの適用状況と、導入戦略を説明し、さらに現在のパワーフォーマットの状況に対し、ケイデンス社に期待することを説明します。
  株式会社　東芝 セミコンダクター＆ストレージ社
アナログ･イメージングIC事業部　設計技術開発部　参事
土屋 丈彦　氏