| Taiwan Semiconductor Manufacturing Company Limited(TSMC) |
|
TSMC は、1987年の創業と同時に、半導体専業ICファンドリービジネスモデルを立ち上げました。2010年には、コンピュータ、コミュニケーション、そして民生機器等の様々なセグメントを網羅する、7000を越える製品群を製造し、400を超えるお客様をサポートしてきました。
子会社やジョイントベンチャーを含む、2011年のTSMCの製造施設によるウェーハ製造能力は、完全子会社と資本投資している会社を合わせて、年間1,360万枚 (8インチ換算) に達する見込みです。台湾国内に、最先端12インチGIGAFAB(TM) 2拠点 (Fab12, Fab14)、8インチファブ4拠点 (Fab3, 5, 6及び8)、６インチファブ１拠点 (Fab2) を有しています。その他に、完全子会社として、8インチファブ2拠点運営しています。一つは、米国のWaferTech で、もう一つは、TSMC China Company Limited です。また、シンガポールにジョイントベンチャーファブのSSMCを有しています。現在、新たな12インチの GIGAFAB™ (Fab15) を建設中で、2011年に完成予定です。
2010年の年間売上高は約133.3億US$で、TSMC本社は、台湾・新竹サイエンスパークにあり、顧客管理や技術サービスを提供する事務所が、中国、欧州、インド、日本、北米そして韓国にそれぞれ開設されています。
＊展示は予定されていませんが、グローバル・スポンサーとしてCDNLive! Japan 2011にご支援いただいております。 |
 |
|
|
|
| GLOBALFOUNDRIES Inc.／グローバルファウンドリーズ･ジャパン株式会社 |
|
| グローバルファウンドリーズは、2009年にAMDの製造部門から誕生し、2010年のチャータードとの統合により、世界初の真にグローバルな半導体ファウンドリーとして、主流ノードから最先端ノードまで卓越した技術と生産能力でサービスを提供しています。米シリコンバレーに本社を置き、シンガポールとドイツと米国に製造、研究開発、設計サポートの拠点を有し、カスタマー・サポートのネットワークが日本を含む世界中に展開しています。 |
 |
|
|
|
| IBM／日本アイ・ビー・エム株式会社 |
|
| IBMクラウドはグローバル規模のビジネス、溢れる情報の活用、新規ビジネスへの進出、セキュリティーの担保、ITの格段の効率化、ビジネス変化に対応した迅速なシステム開発。IBMはお客様のビジネスを実現するソリューションを提案いたします。 今年はIBM Smarter Engineering for Cloudソリューション出展いたします。 |
 |
| |
|
| パートナー |
|
| Samsung Electronics |
|
Samsung Foundry business is dedicated to support fabless and IDM semiconductor companies offering full service solutions encompassing design kits and proven IP to full turnkey manufacturing. In mass production at 45nm, and qualified for 32/28nm Samsung Foundry is also preparing 20nm and beyond process technologies by leveraging the deep expertise in advanced process and design technologies, as well as a proven track record in high-volume manufacturing along with its continued participation in the International Semiconductor Development Alliance (ISDA). |
 |
|
|
|
| アーム株式会社 |
|
| アームのブースでは、幅広く採用されているARMのプロセッサファミリの概要と、ARMプロセッサを搭載したSoCに対する総合的なデバッグ/トレース・ソリューションであるARM CoreSightテクノロジーや開発ツール群、また、昨今のSoC開発の最適化に欠かせない高性能ARMフィジカルIPについてご紹介する予定です。 |
 |
|
|
|
| アンシス・ジャパン株式会社 |
|
| ANSYS Designer Link for Cadence 紹介 |
 |
| 絶えず変化する、今日の複雑な電子機器の形状を解析するため改めてモデリングを行うことは、大変な労力を要します。ANSYSでは、設計データから解析ツールへユーザー・フレンドリーな環境を構築することができるように努めてまいりました。この展示ブースでは、CadenceのSPBツールからHFSS解析へのインテグレーションの過程を、最新の機能を交えた紹介、さらに近年注目が高まるChip・Packageの熱解析インテグレーションの展示をさせていただきます。 |
|
|
|
| カリプト・デザイン・システムズ株式会社 |
|
SLEC ファミリー：
システムからRTL実装の様々な場面に対応した等価性検証ツールです。C, C++, SystemCをサポートし、Cadence社C-to-Silicon Compilerと連携しています。
PowerPro プラットフォーム：
RTLにおける消費電力最適化スイートで、シーケンシャル・クロック・ゲーティング、メモリ・ゲーティングによる最適化に加え、消費電力の解析機能を持ちます。 |
 |
|
|
|
| コンピュータダイナミックス株式会社 |
|
＜SnapServer N2000>NetAppに匹敵する高い機能と拡張性を持ち、NetAppより圧倒的に低価格、災害対策用のリモートバックアップ装置としても最適なNAS。世界で既に20万台以上導入され、台数ベースでは世界No.1のNASです。
<Dataramメモリ>純正メモリより最大50%安く提供。HP/Sunワークステーション用メモリ、日立/富士通/NEC製のHP/Sun OEMブランドのワークステーション用メモリ。大容量メモリ増設で既存サーバのパフォーマンスを向上。 |
 |
|
|
|
| サイバネットシステム株式会社 |
|
Cadence Allegroから出力されるODB++をインポートしPCB設計をサポートする製品をご紹介します。
PCB設計段階で異種面付けやDRC/DFMを行うCAM350は、製造上の問題を早期に低減することで設計から製造へのスムーズなデータ受け渡しを実現します。
また、BluePrint-PCBはPCB製造や実装用指示図を短時間で高品質に作成し、設計改版の修正作業時に劇的な効力を発揮します。 |
 |
|
|
|
| マクニカネットワークス株式会社 |
|
| EDAユーザ導入実績No1！高速PC XサーバExceed onDemand 8J |
 |
| 災害対策、コスト削減から、サーバの移設、集約化が行われています。サーバ移設、集約化の成功の鍵は、WAN越しに多人数で同時にEDAツールを使用する場合のレスポンス低下という課題の解決にあります。Exceed onDemandでは、独自圧縮技術によりこの課題を解決し、ビジネス継続性の向上、コスト削減に貢献します。 |
|
|
|
| MathWorks Japan |
|
| MATLAB/Simulinkを用いたミックスドシグナルシステム設計フローについて、デモンストレーションを交えてご紹介します。Δ∑ADCやPLLなどの典型的なアナログ・ミックスドシグナルシステムを題材として取り上げ、アナログコンポーネントの特性評価から、システム設計、回路レベル表現、デジタル部のHDL実装、さらには、ケイデンス社ツールとの協調シミュレーションにいたるトップダウン設計フローをご覧いただく予定です。 |
 |
|
|
|
| Ｄｕｏｌｏｇ Ｔｅｃｈｎｏｌｏｇｉｅｓ |
|
Duolog Technologiesは、近年増加するIPインテグレーションの複雑な課題を解決するためのEDAを提供する有数の企業です。Duologはお客様により早くインテグレーションされたシステムをご提供し、他社よりも優れたコスト効果を発揮致します。Duologの革新的な製品とソリューションは、生産性を最大にし、SoCのライフサイクルを通して管理することを可能にします。
|
 |
|
|
|
|
| ケイデンス・ソリューション |
|
| システム設計検証 |
ケイデンスのシステムレベル設計／検証支援ツールの中から、２つのデモをご用意しました。
●今年5月に発表しましたCadence System Development SuiteよりVirtual System Platform（VSP)をご紹介します。
本デモでは、ARM社の最新プロセッサとVSP仮想環境によるシステムレベルの実行例やHW/SW協調検証機能についてご説明します。
●高位合成ツールC-to-Silicon Compilerの最新機能紹介及びケイデンスが提案するTLMの記述スタイルと合成手法についてご説明します。 |
|
|
|
| 機能検証 |
テストベンチ作成からデバッグまでの作業を統合して実行できる機能シミュレータIncisive Enterprise Simulator、検証プランの作成と検証プロジェクトの管理の環境Incisive Enterprise Manager、アサーションベース検証を網羅的に行うためのフォーマル解析エンジンIncisive Formal Verifier/Incisive Enterprise Verifier等の効率的な機能検証を実現するIncisiveテクノロジをご紹介します。 |
|
|
|
| フロントエンド設計 |
ケイデンスのフロントエンド設計製品群は、チップの仕様検討から論理合成、機能及びＳＤＣの検証、ＤＦＴ、機能ＥＣＯの自動化まで包括的にカバーしています。このコーナーでは、LSI設計の企画段階で正確にチップサイズやパワーを見積り、設計の生産性を向上させる「Cadence Chip Planning System」および、CPFをサポートする「RTL Compiler」と「Conformal Low Power」のLow Powerソリューションをご紹介します。 |
|
|
|
| デジタル・バックエンド設計 |
昨今のバックエンド設計では、微細化/大規模高速化など、要求されるスペックが上がる一方で設計TATの短縮も期待されています。EDI Systemではサインオフ・エンジンを用いたインプリを行えることから、過剰な設計マージンによるバッファ挿入の抑制、最適化の処理時間削減が可能です。
このことは設計TAT短縮だけでなくチップサイズの縮小やパワーの削減も実現します。このコーナーでは、EDI Systemのご紹介、解析時間を削減可能な、GUIによるタイミングやクロック解析環境のデモをご用意しています。 |
|
|
|
| デジタル・サインオフ解析 |
| ケイデンスの設計フローの大きな利点の一つにサインオフ解析エンジンのインプリツール（EDI System）への統合があります。チップサイズの縮小を追求する中、厳しくなるIRドロップへの制約を満たすために、設計フロー構築においてパワー・プランニングの生産性を向上させることは非常に大きな役割を持ちます。EDI SystemのEarly Rail Analysis(ERA)はパワー解析サインオフツールのEncounter Power System(EPS)のエンジンを用いており、パワー・ネットワーク最適化を行うことができます。このコーナーでは、この最適化フローをご紹介します。 |
|
|
|
| カスタムIC設計／DFM |
日々複雑化の一途を辿るIC設計において、全体最適化された設計フロー構築が急務となっており、ケイデンスでは、Virtuosoをプラットフォームとした洗練された包括的な設計統合環境を提供しています。設計品質を維持した状態で、設計期間の短縮を実現するためには、効率的な「correct-by-construction 」の設計メソドロジを実現し、長時間にわたるサインオフの繰り返し作業を回避する必要があります。
このコーナーでは、IC6.1に統合された検証エンジンや解析機能によるIn Design Sign Off手法とDesign Convergence（設計の収束）に関してご紹介します。 |
|
|
|
| 設計／検証IP |
LSIの早期実現、製品の品質向上に幅広く使用されているケイデンスの実績ある設計IPと検証IPの最新技術をご紹介します。
●業界標準の検証IP「VIP Catalog」
・広範な検証環境、最新メソドロジに対応するユニバーサル検証IP
・MIPI、AMBA、USB3/2、PCI Express Gen3/2、Serial ATA、Ethernet
・DDR4/3/2, LPDDR3/2, Wide IO, NAND Flash, ONFi2, SD Card, eMMC
●メモリ、ストレージ向け設計IP／PHY
・DDR3/4、LPDDR3など最新DRAMコントローラとPHY
・ONFi2/Toggle NANDなど高速NAND FlashコントローラとPHY
・PCI Express Gen3/2対応コントローラ、Ethernet コントローラ |
|
|
|
| サービス・ソフトウェア・ソリューション |
| LSIの大規模化に伴うピンカウントの増加により、パッケージ／ボードにおける配線引出し（Escape Routing）作業が困難になっています。また多電源化も信号ピンからの配線引出しの阻害要因になっています。このコーナーでは、ピン配置の検討、開発TAT短縮、パッケージコストの最適化に役立つ、Escape Routingと配線見積りのためのソリューションをご紹介します。 |
お問い合わせ
