製品情報
Functional Verification
Digital IC
Custom IC design
Design for manufacturing
Silicon-package-board co-design
Home > CPF(Common Power Format)ベースの Low Power設計ソリューション

CPF(Common Power Format)ベースの Low Power設計ソリューション
ケイデンスのLow Power設計ソリューションは、ダイナミック/リーク電流の最適化は勿論、機能検証から、テスト、インプリメンテーション、サインオフ検証に至るまで、最先端のLow Power設計フローの自動化をサポートします。そして、Power Forward Initiativeにて策定されたLow Power設計記述言語CPF(Common Power Format)をケイデンスの各ツールがシームレスにサポートすることにより、設計ミスやツール間の不整合を排除する理想的な設計環境を提供します。

CPF(Common Power Format)について
Low Power設計に関しては、設計指針を記述する言語が今まで存在していなかったために、各ツールへの入力仕様がまちまちで、設計の各段階で互いに情報をインターフェースすることができず、設計者間での誤解や設計ミスが生じる原因にもなっていました。これらの問題を解決するために、昨年5月Low Power設計に関する業界標準化を進める活動団体Power Forward Initiativeが設立され、Low Power設計指針を記述する標準仕様としてCommon Power Format(CPF)が策定されました。シングル・フォーマットCPFをすべてのツールが共通に入力することで、設計全般に渡って設計指針を共有することが可能となり、設計ツールへの入力ミスや、設計ツール間の矛盾が解消されます。

ケイデンスの各ツールはCPF(Common Power Format)バージョン1.0に対応
・設計、検証、インプリメンテーション、テスト、サインオフ検証までLow Power設計のトータルフローを自動化
・インプリメンテーションを理解したRTL機能検証
・共通言語を設計フローで一貫してサポートすることにより設計ミス、ツール間の不整合を排除
ケイデンスの各ツールはCPF(Common Power Format)バージョン1.0に対応 

Golden RTL + CPF による機能検証
■CPFにてlow power設計指針を記述
- パワードメイン定義
- 電源遮断モード
- 特殊セル(Isolation、State retention F/Fなど)の定義や挿入方法
■論理シミュレータIncisiveがpower shut-off機能検証
- 特殊セル挿入を想定したシミュレーション
- 全モード、モード間状態遷移

利点
■RTLを変更する必要がない
■Power遮断のシーケンスを正確に検証
■インプリメンテーション設計との整合
■CPF変更・試行によるlow powerアーキテクチャの探索が可能

CPFベースのLow Powerバックエンド設計フロー
関連プレス・リリース:
http://www.cadence.co.jp/news/h19-01-30.html
Low Power Solutionサイト(英文):
http://www.cadence.com/lowpower/index.aspx?DCMP=BAC-070129lowpower