C-to-Silicon Compiler

次世代SystemCベースの高位合成ツール

C-to-Silicon CompilerはSystemC記述を入力としてRTLを生成する高位合成ツールです。生成されたＲＴＬは論理合成においてタイミング収束性が高く、インプリメンテーション後に最高品質が得られる高位合成結果を提供します。

主な特長

・論理合成エンジンとの融合による高品質なRTL生成
・SystemC 合成サブセット記述サポート
・ECO(Engineering Change Order)のサポート
・強力な解析環境を提供するGUI
・スケジュール前後での消費電力見積もり機能
・OSCI TLM 1.0 サポート
・アーキテクチャ探索を効率よく行うセーブ・リストア機能
・合成制約と設計の完全分離
・等価検証スクリプト出力機能

C-to-Silicon Compilerの入出力

■入力
SystemCソースコード
論理合成用ライブラリ
高位合成制約
■出力 RTL(Verilog-HDL)
Verilog-HDLビヘービアモデル
等価検証用スクリプト
シミュレーション用SystemCラッパー
RTL Compiler 用合成スクリプト
SDCファイル