Home > DA SHOW/CDNLive! Japan 2010

DA SHOW/CDNLive! Japan 2010

事前お申し込み時には、一番ご興味のあるトラックを1つお選びいただきますが、他トラックのセッションにも当日ご参加いただくことができます。
ご希望の場合は、当日、各会場前までお越し下さい。
事前にお申し込みをいただきましたお客様が着席された後、当日ご希望のお客様をご案内いたします。

SiP/Package設計 トラック 概要

7月22日（木）
 
13:00-13:50 Distributed Co-design
  小型、低コスト、そして、よりパワフルな製品を短期間で提供するには、これまで以上に柔軟な"Co-design"メソドロジの実現が不可欠です。
このセッションでは、ケイデンスの最新SPB16.3 "Distributed Co-Design"メソドロジに基づくICデザイン、パッケージ・サブストレート・デザイン、そしてPCBデザイン間の協調設計による新しいパッケージ・ドリブンIOテクノロジをご紹介します。
  日本ケイデンス・デザイン・システムズ社
テクニカルフィールドオペレーション本部
永澤　康
14:00-14:50 EPSで生成したLSI電源モデルによるLSI-PKG-PCB協調設計
  富士通セミコンダクター株式会社では、ASICのお客様に向けて2005年よりLSI-PKG-PCB協調設計サービスを提供しており、複雑化するSI/PI問題にお客様といっしょに取り組んできました。今回、LSI-PKG-PCB協調設計に不可欠なLSIの電源モデルについて、
Encounter Power System(EPS)のLSI電源モデル生成機能を用いることで、設計初期のモデル生成によるフロントローディング化を可能とし、よりコンカレントな協調設計サービスを提供することを実現しました。さらに、今回のLSI電源モデルでは3rdPartyの電磁界解析Tool群とのI/Fを実現することにより、モデル/設計情報の流通という協調設計の課題解決も図りました。
本セッションでは、EPSによるLSI電源モデル生成の現状と課題について紹介します。
  富士通VLSI株式会社
IPソリューション統括部第１開発部
藤根　栄司　氏
14:50-15:20 コーヒー・ブレイク
15:20-16:10 協調設計でフィジビリティは本当にできるのか？
  チップ・パッケージ・システムの協調設計の重要性が認識されてきていますがフィジビリティスタディーが協調設計のプロセスの中で最も重要です。フィジビリティとして、どこまで考えるのか、何がクリアできれば良いのか、フィジビリティを始める為に必要な情報や前提条件は何か、許される時間はどのくらいか。それをこなすＥＤＡ環境とはどうあるべきか概念を解説します。
  株式会社東芝　セミコンダクター社
システムLSI事業部　システムLSI設計技術部
設計インフラ担当　参事
福場　義憲　氏

イノテック株式会社
ICソリューション本部
鹿俣　丞
16:20-17:10 Ansoft HFSSとCadence RF SiPの統合環境による、RF Module設計と解析フロー
  ワイヤレス・ネットワークの時代を迎え、ワイヤレスI/Fが様々な電子製品に標準サポートされ始めました。本セッションでは、ケイデンスのRF SiPソリューションとケイデンス統合環境へAnsoft HFSSを強力なインテグレーション行う新機能APDLinkによる、RF SIP設計フローを紹介します。この製品がサポートするRF SiP Moduleの設計環境は、Composer/ADEによる回路設計とHFSSによるRFレイアウト・パターンの解析TATを劇的に短縮し、様々なレイアウト・パターンの試行を可能にします。
  アンソフト・ジャパン株式会社
マーケティング　マネージャー　HF　プロダクト
門田　和博　氏

日本ケイデンス・デザイン・システムズ社
テクニカルフィールドオペレーション本部
南木　智美
   
   

PCB設計 トラック 概要
7月23日（金）
 
11:10-12:00 アドバンスド・テクノロジ　 ～SCM/ASA、Advanced Constraint～
  今日のシステム設計における高速、多機能化は、回路の大規模化、設計制約条件の複雑化をもらたし、設計の難易度は日々増しています。ケイデンスはこのトレンドに対応し、設計プロセスの見直しに取り組んでいます。
本セッションでは、SCM/ASAによるテーブルベースという新しい論理設計の提案をご紹介します。また、設計ごとの特質に即した複雑な制約条件をConstraint Managerに定義する方法について解説します。
  日本ケイデンス・デザイン・システムズ社
テクニカルフィールドオペレーション本部
深瀬　力／吉崎　郁恵
12:00-13:00 昼食
13:00-13:50 パターン設計におけるSI解析の必要性
  近年の信号高速化と基板配線の微細化により、解析を設計に統合した運用が必要なっています。本セッションではプリレイアウト解析の必要性と設計工期短縮の事例についてご紹介し、さらにポストレイアウト解析の結果をレイアウト設計へフィードバックすることによる、さらなる品質向上の事例をご紹介します。基板品質の向上と工期短縮を実現する、SI解析とレイアウト設計との統合がキーポイントになります。
  田中貴金属工業株式会社
鶴岡工場／CAD技術セクション　東京設計事務所
成岡　道祐 氏
14:00-14:50 Design PartitioningとBlock Design機能による設計生産性向上
－設計変更にもAllegro（快活に速く）対応！－
  ボードの高密度実装化により回路規模は大規模で複雑になり、その一方で、製品のより迅速な市場投入が強く求められています。
ボード設計者はこういったジレンマに度々直面し、この相反する要求を解決しなければなりません。
このような市場要求に対応するため、弊社が開発する2万ピン以上の大規模インスツルメントボードを例に、AllegroのDesign PartitioningやBlock Design機能を活用した設計生産性の向上事例をご紹介します。
  テラダイン株式会社　
熊本事業所　ハードウェアエンジニアリング　ボードグループ　PCBデザイナー　
田代　朝雄　氏
14:50-15:20 コーヒー・ブレイク
15:20-16:10 当社におけるAllegro導入の背景
  昨今の高速・高密度基板設計に対する配線パターン、制約条件などの各種要求や、躍進を続ける中国マーケットへの優位性など基板設計業界を取り巻く環境と、弊社に於けるAllegroの導入背景やSPB16.3の新機能を利用した事例を紹介いたします。
  株式会社豊光社　
PCB事業部設計課　マネージャー　
松尾　貴志　氏

西村　純一　氏　
16:20-17:10 PSpiceを活用した太陽光システムシミュレーション
  ケイデンスOrCAD PSpiceにて太陽光発電システムのシミュレーションの事例をご紹介します。構成は、太陽電池、パワーコンディショナー、バッテリー、DCDCコンバータです。日射量を反映させた太陽電池の等価回路モデルと充放電特性特性を等価回路で表現したモデルを採用し、バッテリーの容量及び付加を変化させ、全体シミュレーションを行いました。独自のタイムスケール機能にて、大幅な解析時間短縮に成功しました。
  株式会社ビー・テクノロジー　
代表取締役
堀米　毅　氏