ケイデンスの主要なRFテクノロジがTSMCの65ナノメーター・プロセス向けに認定

Cadence QRC ExtractionおよびVirtuoso Passive Component DesignerがTSMCプロセス・デザイン・キットに統合、 RFの重要課題に対応

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、社長兼CEO：Michael J. Fister（マイケル・J・フィスター）、日本法人 本社：神奈川県横浜市、社長：川島良一、以下ケイデンス）は、4月14日（米国現地時間）、Cadence(R)  QRC ExtractionとVirtuoso(R) Passive Component Designerが、TSMC社の65ナノメーター向けプロセス・デザイン・キット(PDK)用に認定されたと発表しました。
新しく認定されたテクノロジは、テストおよび実証済みのインダクタンス、サブストレート抽出、およびパッシブ・コンポーネント設計機能を提供します。Cadence QRC Extractionは、寄生インダクタンスとサブストレート抽出を行い、新しく発表されたVirtuoso Passive Component Designerテクノロジは、インダクタの合成、解析、およびモデリングを行います。2007年6月、ケイデンスとTSMCは、ケイデンスのVirtuoso custom design platform を使用したTSMC CompatibleSM 65ナノメーター用RF PDKを発表しました。このRF PDKは、ワイヤレスの設計者向けにダウンロード可能なRF、アナログ・ミックスシグナル(RF及びAMS) 設計フローのデモンストレーション・パッケージが付属しています。
ケイデンスのテクノロジは、TSMCの90ナノメーターおよび65ナノメーター・プロセス・テクノロジをターゲットとした、TSMCの新しいElectromagnetic (EM) Tool Qualification Program の一部として認定されました。この認定プログラムは、高速デジタル・クロック回路と高周波のミックスシグナルRF設計フロー向けに、より高い電磁場解析の精度を保証します。
ベースバンド回路、マイクロプロセッサ、およびメモリは、最も先端のCMOSプロセス・ノードへと移行しています。ワイヤレス・システムをチップ上に実現するために、RFトランシーバや周波数シンセサイザは、同じプロセスでインプリメントされる必要があります。Cadence QRC Extractionのサインオフ精度を備えたサブストレートのモデリングとインターコネクトのRLCK抽出を使用することにより、RF設計者は 一度でシリコンの設計に成功することができ、過度に安全な設計を行うことによるコストを削減できます。また、設計者は、ノイズ・コンター・マップを備えたwhat-if解析により、ノイズの多いデジタル設計回路の近隣領域にあるRFブロックの様々な配置を迅速に試すことができます。
TSMCの65ナノメーター用PDKは、Virtuoso Passive Component Designerによって検証されたスケーラブルなインダクタとトランスのモデルが含まれています。 モデルの精度は、インダクタンス、Qファクター、および自己共鳴周波数において、数パーセントの測定値内であることが検証されています。そのため、設計者は、PDKインダクタの限定的なセットに制限を受けることはありません。RF設計者は、インダクタンスやQファクター等の設計仕様から設計を開始して、TSMC PDKが提供するスケーラブルなパラメータ化されたセルを使用し、Passive Component Designer内で独自のインダクタやトランスを構築できます。新しいテクノロジは、QRC Extraction解析向けにTSMCの65ナノメーターのルール・ファイルを読み込み、DRC、LVSクリーンでQRC Extraction解析向けに準備ができたコンポーネントを合成することができます。Virtuoso Passive Component Designer は、バイアス、浸食、メタル・フィルやおよびスロッティング等の65ナノメーター・プロセスによる影響に対応しています。

TSMCコメント：
Tom Quan氏（TSMC、Deputy Director of Design Service Marketing）：
「我々の65ナノメーター・プロセス・ノード向けにケイデンスのテクノロジが実証されたことにより、設計者は、RFトランシーバとシンセサイザをデジタル・ベースバンドとアプリケーション・プロセッサと同一のSoC上に統合することで、単一チップのワイヤレス・アプリケーションを構築できるようになりました。」

ケイデンス・コメント：
Sandeep Mehndiratta（米国ケイデンス、Product Marketing Director）：
「ケイデンスは、システム設計、RFコンポーネント設計、回路設計、シミュレーション、レイアウトおよびフィジカル検証を組み合わせた、完全なRFIC設計フローを提供します。今やCadence QRC Extractionは、RFのポスト・レイアウト検証において極めて重要な自己、および相互インダクタンスや、シリコン上で実証済みのサブストレートの影響を抽出するソリューションを含む最も包括的な寄生抽出を提供します。Virtuoso Passive Component Designerを使用することにより、設計者は、設計の使用に合致したカスタム・インダクタとトランスを構築できるようになります。」