ケイデンス、カスタムIC設計向けに実設計で実証済みのテクノロジにより、先端ノード設計ソリューションを強化

Virtuoso Custom Design Platformがパフォーマンスの向上と
コンカレントなマニュファクチャビリティ・ソリューションを実現

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、社長兼CEO：Michael J. Fister（マイケル・J・フィスター）、日本法人 本社：神奈川県横浜市、社長：川島良一、以下ケイデンス）は、4月29日（米国現地時間）、65ナノメーターおよびそれ以下の先端ノードでの大規模かつ複雑な設計の量産を加速する、幅広いカスタムIC設計新機能を発表しました。Virtuosoテクノロジ上に強化された実設計で実証済みの機能は、設計の規模と複雑さを管理しながらリスクを削減し、生産性を向上するためのケイデンスのholistic（包括的）なアプローチをさらに向上させるものです。
ケイデンスのVirtuoso(R) custom design platformの主要な機能強化により、複雑な設計向けに高精度で効率的な検証のためのより高速なシミュレーション、マニュファクチャビリティとのより緊密な統合、および改善された寄生解析が可能となりました。これらの新しい機能は、複雑なチップを先端ノードで開発し、フィジカル・インプリメンテーションを行い、そして検証および製造する際に半導体設計が直面する現状の課題や今後発生する新しい課題に対応します。
ケイデンスは2007年9月に、manufacturing-aware（製造を考慮した）フィジカル・インプリメンテーションと、ファウンダリのサインオフを結びつけた、先端ノード設計向けの新しいアプローチを、「What You Design Is What You Get」（「WYDIWYG」）という言葉で表現しました。これは、設計結果と製造結果を一致させる、すなわち製造可能なパターンを出力する設計を目指す新しいアプローチです。インプリメンテーション・プロセスにおける主要な製造プロセスをモデル化し、早期に最適化することにより、設計全体の期間が短縮され、設計者は、チップが設計の意図どおりに動作することに確信が持てます。今回の機能強化は、この「WYDIWYG」の手法をさらに強化するもので、カスタム・デジタル、アナログ・ミックスシグナル、およびシステム・オン・チップ（SoC）の設計向けに、業界で最も包括的なソリューションを提供します。

先端ノードでは、プロセスのばらつきと物理的な寄生素子による影響により、設計者は、設計がシリコン上で動作することを確認するために、何日もシミュレーションを実行しなければなりません。新しいturboテクノロジを備えたVirtuoso Spectre(R) Circuit Simulatorは、多くの寄生素子の影響をうける最も複雑なアナログおよびミックスシグナル設計向けのシミュレータです。このシミュレータは、10倍から20倍ものスピード向上を実現し、シミュレーション時間を数日から数時間にまで短縮します。また、このシミュレータには、並列化アルゴリズムが含まれており、一般的なマルチコア・ハードウェア・プラットフォーム上でのシミュレーションのスピードをさらに加速します。これらの新しい機能を使用することにより、設計者は簡素化された使用モデルによってSPICE精度を得られるため、設計の信頼性を向上し、製品の量産までの期間が削減されます。この強化された機能をVirtuoso Analog Design Environment GXL上で使用すると、寄生素子に関する問題が設計フローの初期の段階で解析、解決できるため、コスト高になりかねない設計後期での修正を避けることができます。
アナログ・ミックスシグナル設計において業界をリードするソリューションであるVirtuoso custom design platformは、2008年度第3四半期にリリースされるIC6.1.3によって大幅にアップグレードされ、コンカレントな設計と歩留まり向上のための製造を考慮した設計を可能にする新しい機能を提供します。MMSIM7.0で実現するケイデンスのマルチモード・シミュレーション・テクノロジとの緊密な統合により、このアップグレードされたプラットフォームは、設計を中心とし、生産性を向上させるケイデンスのローカルおよびグローバルの双方に対応した最適化テクノロジによって向上したパフォーマンスによって、歩留まりを向上させます。　さらに、Cadence Express Pcells テクノロジにより、設計の手直しする時間を、従来の手法に比べて10分の１までに削減します。
また、ケイデンスは、スペース・ベースの配線テクノロジをVirtuoso Layout Suite GXLに統合しました。これにより、カスタムICの設計者は、最も複雑な設計において、最高のqualituy of results（品質結果）を実現できます。

これらのテクノロジは、ケイデンスがユーザーを対象に世界中で開催しているテクニカル・コンファレンスの一つである、CDNLive! EMEA（ヨーロッパを対象としたコンファレンス）で発表されました。

ケイデンス・コメント：
Jim Miller（米国ケイデンス、Executive Vice President, Products and Technology Organization）：
「本日発表したカスタムICテクノロジにより、ケイデンスは、製造性が考慮され、設計者が先端ノードでのカスタムおよびデジタル設計の規模と複雑さを管理するために必要な性能とインターオペラビリティを備えた設計フローを提供します。ケイデンスは、先端ノードで設計しているお客様が厳しいスケジュールを守りながら、最高のQoS（quality of silicon）と歩留まりを達成することを可能にします。」