Cadence Design Systems, Inc.

新しいグローバル・シンセシス機能により、QoS及び生産性を大幅に改善

ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、社長兼CEO：Michael J. Fister（マイケル・J・フィスター）、日本法人 本社：神奈川県横浜市、社長：川島良一、以下ケイデンス）は、12月5日（米国現地時間）、ケイデンスのEncounter(R) RTL Compiler グローバル・シンセシス・テクノロジの機能向上版であるEncounter(R) RTL Compiler GXLを発表しました。この製品は、先日発表したセグメント化されたケイデンスのシンセシス製品群の中で最上位の製品です。Encounter RTL Compiler GXLは、最先端の設計作業に携わる設計者がより小さく高速で、かつ消費電力の低いチップを短期間に設計することを可能にします。今回発表された新機能には、トップ・ダウン方式のマルチ・サプライ・ボルテージ（MSV）最適化を備えた最新の低消費電力シンセシス機能、高精度配線モデルPLE (Physical Layout Estimator)機能、高性能な設計向けのトップ・ダウン方式リタイミング機能、 及びお客様の生産性を向上するために複数のCPUを活用するスーパースレッディング機能、そしてシングル・パスによるマルチモード・シンセシス機能が含まれます。

MSV最適化機能
最新の低消費電力設計は、従来のシンセシス・ツールでは対応できない新しい課題を生み出しています。Encounter RTL Compilerのグローバル・シンセシスは、コンカレントにタイミング、チップ・サイズ、及び消費電力を最適化できるアーキテクチャを備えているため、低消費電力に対する要求事項が厳しい場合においても、最適なQuality of Silicon（QoS：チップ・サイズ、スピード、消費電力など、設計の品質改善を詳細配線レベルまで計測する新しい尺度）を実現します。今回発表した新しいトップ・ダウン方式のMSV最適化機能は、低消費電力設計を行う設計者が、様々なロジック・ドメインごとに最適な電圧レベルを与える設計をするために、より容易にかつ効率的にシンセシス機能を使用できるようにするものです。その結果、設計者はタイミング上の要求事項を満たしながら、消費電力を削減するための最善のソリューションを決定することが可能になります。このシンセシス機能は電圧ドメインを把握しているため、フィジカル・インプリメンテ−ションにおいて、よりよい論理構造を構築し、スムーズな設計フローを実現します。

Alessandro Uguzzoni氏（Accent社、R&D Manager）のコメント
「電圧のスケーリングは、スタティック及びダイナミックな電力の消費を全体的に削減するために非常に良い手法ですが、そのインプリメンテ−ションには様々な課題があります。Encounter RTL Compilerのトップ・ダウン方式MSVシンセシスにより、我々は設計の初期の段階から様々な電圧ドメインの組み合わせで試行錯誤を行い、最適なパーティショニングを決定することができました。 MSVを考慮した最適化手法は、フィジカル・インプリメンテ−ションの段階でタイミングを収束させるのに大変役立ちます。」

PLE機能
ナノメーター世代における物理的な影響をシンセシス工程の初期の段階で効果的に考慮するために、斬新な配線モデリング手法であるPLEがタイミング、チップ・サイズ、及び消費電力の目標を達成し、全体的なQoSを改善します。この新しいPLE機能は、ケイデンス独自の革新的な技術を使用して、ロジック・ゲートを作成する以前の段階で柔軟に物理的な影響をモデリングします。この新しいモデリングは、実行時間に対して一切の影響を与えることなく、従来の仮想配線長ベースのモデルを置き換えます。
尚、PLE機能はEncounter RTL Compiler XL製品においても使用可能です。

Karl Pfalzer氏（ATI Technologies Silicon Valley社、Staff Engineer）のコメント
「今日のプロセスにおける仮想配線長ベースのモデルに限界があることは、業界でも周知の事実です。しかし、論理構造が決まらない段階では、それがシンセシスの実行中にインターコネクト間の遅延を効率的にモデルリングする唯一の方法でした。我が社では実設計の中から幾つかのブロックを使用して実験を行いましたが、その結果、Encounter RTL CompilerのPLEを使用することがベストな配置配線結果を得られる手法であることがわかりました。」

リタイミング機能
リタイミング機能は強力な最適化手法ですが、メソドロジが難しかったため、これまでは特に高性能な設計にしか使用されていませんでした。ケイデンスの新しいリタイミング機能は、様々な設計においてリタイミング作業を容易にし、設計において周波数あるいはチップ・サイズの改善を可能にします。また、この新しい機能は、フォーマル検証ツールともシームレスに接続します。
Ed Beers氏　（Vativ Technologies社、Principal design engineer）のコメント
「我が社のV10LANトランシーバは、パイプライン処理を必要とする大規模なデジタル・フィルタを使用しています。我々はEncounter RTL Compiler を使用したトップ・ダウン方式のシンセシスにリタイミング機能を統合することで、パイプライン・レジスタの数を従来のフローと比較して45％も削減することができました。Encounter RTL Compiler のリタイミング機能によって、130ナノメーター・プロセスを使用した我々の設計は、タイミング及びチップ・サイズにおける目標を達成することができました。私は、現存するその他のツールがいかに不完全であったかを改めて認識し驚いています。私はこれまで、シンセシスとはもっと成熟した技術だと思っていたのです。」

スーパースレッディング機能
スーパースレッディング機能は、QoSに影響を与えることなく、シンセシスの実行時間を最高３分の１にまで短縮するため、生産性を向上させ、設計期間を短縮します。またこの機能により、ユーザは複数のプロセッサあるいはワークステーションを意識することなく効率的に使用し、単一のプロセッサを使用した場合と同じ水準の高度なQoSを達成します。

Subramanian Krishnamoorthy氏（Toshiba America Electronic Components社(TAEC)、Director of the Design Solutions Group ）のコメント
「我々のチップはおよそ200万インスタンスの規模です。我々は、SoCEncounter をベースとしたTEACのPinnacleフローを使用し、インプリメンテーション設計する前に、ゲートレベルのネットリストを事前に改善するためにEncounter RTL Compiler を使用しています。この事前のネットリストの改善作業のTATが迅速であることは、インプリメンテーション設計の生産性全体の観点から大変重要です。Encounter RTL Compilerのスーパースレッディング機能によって、我々はこのプロセスのTATを半減させることができました。さらに我々は、スーパースレッディング機能を使用しても、ネットリストの品質が変わらないことを確認ました。」
また、上記の新しい機能に加えEncounter RTL Compiler GXLにはマルチモード・シンセシス機能が備わっています。今日のチップ設計では、複数のテスト・モードに加え、複数の機能モードや、電力モードで動作させるケースが増えています。従来のメソドロジでは、異なるモードにおいて制約を手作業で融合させるか、あるいは何度もシンセシスを実行しなければならず、すべての制約を満たすことが困難で設計が収束しない場合もありました。Encounter RTL Compilerのマルチモード・シンセシス は、全てのモードにおける制約を同時に入力して、シングル・パスで最適化および解析を行うことができます。

2005年9月に米国にて開催されたCDNLive!において発表されたケイデンスの製品セグメント化戦略は、設計の複雑度に応じた様々なレベルのテクノロジを提供します。デジタルIC設計分野向けにも、最適な形態にセグメント化された製品群を提供しています。

ケイデンスコメント：
Dr. Chi-Ping Hsu（米国ケイデンス、Corporate Vice President）：
「我々は、業界の技術水準の向上にのために、引き続きケイデンスのグローバル・シンセシス・テクノロジを迅速に進化させていきます。今回の新機能により、Encounter RTL Compilerは、最高のQoSを実現するための最速の方法を提供することが可能になりました。」

日本ケイデンス・デザイン・システムズ社
コーポレート・マーケティング部　松沢　洋
TEL: 045-475-2311 FAX: 045-471-7772
E-mail：japan_pr@cadence.com