ケイデンスとメンター・グラフィックス、オープンなSystemVerilogメソドロジにより、インターオペラビリティを実現

Open Verification Methodology がSystemVerilog本来の目的である、
シミュレータ、検証IP、および検証言語間のインターオペラビリティを実現

ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、社長兼CEO：Michael J. Fister（マイケル・J・フィスター）、日本法人 本社：神奈川県横浜市、社長：川島良一、以下ケイデンス）と、メンター・グラフィックス・コーポレーション（本社：米国オレゴン州、社長：Gregory K. Hinckley（グレゴリー・K・ヒンクリー）、日本法人 本社：東京都品川区、プレジデント：ショーン・マーフィー、以下メンター・グラフィックス）は、8月16日（米国現地時間）、IEEE Std 1800™2005 SystemVerilog標準に基づいた検証メソドロジを標準化することを発表しました。このOpen Verification Methodology(OVM)は、設計者や検証エンジニア向けに、ツールに依存しないソリューションを提供し、データの移殖性とインターオペラビリティを促進します。OVMは、検証IP (VIP)、トランザクション・レベルとRTLモデル、そして開発フローにおいて一般的に使用されるその他の言語との完全な統合向けに確立されたインターオペラビリティのメカニズムを提供するという、SystemVerilogの当初の目的を実現するものです。OVMには、ソース・コードの形式で提供される、強力なクラス・ライブラリが含まれます。
ケイデンスとメンター・グラフィックスは、このメソドロジの基礎とライブラリを開発するために、両社のテクノロジとリソースの双方を提供してきました。このメソドロジは、標準のオープン・ソース・ライセンスであるApache™ライセンス、Version 2.0の元で提供されます。

SystemVerilog採用の促進
OVMとOVM対応のクラス・ライブラリは、先進のオブジェクト指向のカバレッジ・ドリブン検証環境を構築するために必要な基本的なユーティリティと、SystemVerilogで記述された再利用可能なVIPを含んでいます。OVMは、検証ノウハウをメソドロジとライブラリに組み込むことにより、SystemVerilogを採用する際の複雑性を軽減します。また、OVMは、検証環境構築期間を大幅に短縮、検証IPの統合を容易にしてコードの移植性と再利用性を確実にすることができます。

「OVMは、設計者がSystemVerilogを採用するにあたって直面する最も大きな課題の一つを解決します。お客様は、検証に対する投資が将来も確実に再利用可能であることを求めています。実際に幅広く使用されているシミュレータおよび検証ツール上で動作するメソドロジがあることで、SystemVerilogへの移行に確信が持てます。」メンター・グラフィックスのVice President and General Manager、Verification and Test Business Unit のRobert Hum氏はこのように述べています。
また、米国ケイデンスのExecutive Vice President and General ManagerであるMoshe Gavrielovは、次のように述べています。
「今日、デバイスがますます複雑になっていく中で、設計者は検証手法の採用を加速しなければならないという大きなプレッシャーを受けています。OVMによって、ケイデンスとメンター・グラフィックスは、SystemVerilogベースで、ツールに依存しない効率的なソリューションを提供し、両社のお客様の主要な設計課題の解決を支援します。より高度なインターオペラビリティ、検証IP開発と再利用、そして統合の容易性により、業界全体がその恩恵を受けるでしょう。」

オープン・ソース・ライセンスによるIP開発および流通が簡素化：
OVMライブラリは、オープン・ソースであること、SystemVerilog IEEE-1800準拠であること、IEEE標準対応のどのシミュレータ向けにも移殖可能であること、などの点において、その他のメソドロジとは異なっています。Apatch2.0のライセンスに基づき、ユーザやIP開発者は、OVMコードやその派生物を多数のEDAベンダ向けに簡単に提供し、サポートを得ることができます。

「この業界は、機能検証を目的として確実にSystemVerilogを採用しつつあり、EDAエコシステムにおけるインターオペラビリティを向上させるオープン・ソースのメソドロジによって、SystemVerilogの採用はさらに加速するでしょう。移殖性は重要であり、OVMはマルチ・ベンダ・サポートによってこの移殖性に対応しています。OVMとライブラリは幅広い検証IPのお客様にとって魅力的なもので、我々は、既存のSystemVerilogおよびAVMのサポートを通じ、OVMへの迅速な移行を奨励していきます。我々は自社のデザインIP製品向けに先端的なSystemVerilogフローを開発するために大きな投資を行っており、SystemVerilogにおけるリーダーシップをさらに強化するためにOVMを活用していきます。」Denali Software, Inc. President and CEOのSanjay Srivastava氏は、このように述べています。
また、セルビアのベオグラードにあるHDL Design HouseのPresidentのPredrag Markovic氏は、次のように述べています。
「OVMは、我々がまさに探し求めていたもの、すなわち単一でオープン、強力、かつインターオペラビリティを有する検証メソドロジです。OVMは、我々の開発およびサポートのプロセスを大幅に簡素化し、お客様にVIPおよび検証環境を構成するコンポーネントをより短い期間で提供できるようになります。今やお客様は、プラグ・アンド・プレイの検証IPの利点を得ることができます。このメソドロジは、誰にも利益をもたらす、win-winソリューションです。」

トランザクション・ベース・モデリングとシステム・レベル検証を包括するサポート：
OVMは、SystemVerilog でのRTLとトランザクション・レベルの抽象度の混在や、システム・レベル設計および検証のための高位言語に対応します。次世代のSoC（システム･オン･チップ）設計を行う上で、トランザクション・レベルのモデリングや検証に対するお客様の需要が増大しています。この増大する需要には、ソフトウェア・ベースのシミュレーション、ハードウェア・ベースの検証プラットフォーム、および確立されたトランザクション・レベルのインターフェース標準などを組み合わせて使用することも必要となります。

「複雑なSoC設計への需要が、これまでの手法に代わる新しい検証テクノロジへの負荷を増加させている中、Doulosは、OVMの研修についての主要な提供者となることを約束します。IEEE 1800をベースとし、EDAツール間で相互利用が可能であり、また相互に利用できるVIPをサポートしたトランザクション・レベルのモデリング・サポートが可能なオープンな検証メソドロジを提供するというケイデンスとメンター・グラフィックスのコミットメントは、世界中のお客様に対してトレーニングを提供し、これらのお客様がOVMを最大限に活用できるように支援するという我々のコミットメントと合致するものです。」Doulos Ltd.のCEO、Robert Hurley氏はこのように述べています。

提供時期：
OVMの暫定バージョンは、２００７年度の第三四半期に限定的に出荷されます。メソドロジと対応ライブラリを含む正式バージョンは、２００７年度第四四半期に出荷予定です。また、追加機能は、２００８年度に提供されることになっています。ケイデンスおよびメンター・グラフィックスは、OVMが両社のシミュレータ上で動作することを確認するための作業を共同で行っており、既存の環境であるメンター・グラフィックスのAVMと、ケイデンスのIncisive®Plan-to-Closure Methodology（URMモジュール）との下位互換も可能にする予定です。