ケイデンス、C-to-Silicon Compilerによりシステムレベルの製品を拡大

新しいソリューションにより、IPの構築と再利用において設計者の生産性が10倍にまで向上

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、社長兼CEO：Michael J. Fister（マイケル・J・フィスター）、日本法人 本社：神奈川県横浜市、社長：川島良一、以下ケイデンス）は、7月14日（米国現地時間）、システム・オン・チップ(SoC)上で使用するIPの構築と再利用において、設計者の生産性を10倍まで向上させる高位合成製品、C-to-Silicon Compilerを発表しました。このC-to-Silicon Compilerに含まれる革新的なテクノロジは、SoCを検証、インプリメントおよび統合をする際に一般的に使用されるRTLモデルと、C/C++ やSystemCで記述されるシステムレベル・モデルとの間のギャップを解消します。
C-to-Silicon Compilerを使用することにより、設計者はより抽象度の高い設計ができ、ハードウェアのマイクロ・アーキテクチャ解析の自動化ができます。このテクノロジは、SoCのインプリメンテーションや検証、および統合向けに、C/C++ やSystemCで記述された抽象度の高い動作記述から、アサーションを含む合成可能なVerilog(R) RTLに自動的に変換し最適化するため、設計者の生産性が向上します。C-to-Silicon Compilerは、二つの際立った機能を有しています。　一つは、制御回路とデータパス混在の設計向けに、高精度で高品質なインプリメンテーション結果を保証するケイデンスのEncounter(R) RTL Compiler グローバル・シンセシスを使用した組込み型論理合成機能です。二つ目は、真にインクリメンタルな合成、例えば、変更が加えられた設計部分のみが再合成されて、残りの部分は元のままの状態を保持することができるbehavior-structure-timingデータベースです。そして、検証のためにC-to-Silicon Compilerは、高速なサイクル精度のRTLのハードウェア・モデルを生成し、Incisive(R)シミュレータや、Incisive PalladiumおよびXtremeアクセラレーション/エミュレーション製品を使用したRTL検証への迅速なマッピングをサポートします。

C-to-Silicon Compiler テクノロジは、システムレベルのIPを使ったIC製品を開発している日立製作所やルネサス テクノロジなどのお客様から、重要なアドバイスを取り入れながら開発されました。
C-to-Silicon Compilerは、7月17日、18日に日本で開催される
DA SHOW/CDNLive! Japan 2008において紹介される予定です。C-to-Silicon Compilerについてのさらなる詳細情報については、次のURLをご参照下さい。 www.cadence.com.

各社コメント：
三輪 久晴氏（株式会社ルネサス テクノロジ、製品技術本部　設計技術統括部　統括部長）：
「弊社では、C-to-Silicon Compilerの開発初期段階から評価を行い、その開発において多くの助言を行ってきました。C-to-Silicon Compilerの適用により既存のRTLベースの設計フローが大幅に改善できることがわかり、C-to-Silicon Compilerを新しいIP設計に適用したところ、設計者に大幅な生産性の向上をもたらすことができました。」

清水　照久　氏（株式会社日立製作所、情報・通信グループ、ハードウェアモノづくり統括本部、モノづくり改革本部　設計センタ長）：
「日立は、C-to-Silicon Compilerの開発において、2年以上にわたりケイデンスとパートナーを組んできました。そして、その成果に満足しています。日立では現在、いくつかの製品開発に対してC-to-Silicon Compilerの使用を検討しています。自動生成されたRTLは、手作業に比べ極めて短時間で生成でき、かつ品質は手作業と同じか、あるいはそれ以上です。我々はこの新しいテクノロジが、日立の新しいシステム開発の生産性と品質を大幅に向上してくれると期待しています。」

Matt Volckmann氏（Venture Development Corporation、
Senior　Analyst/Program Manager、Embedded Software Practice）：
「半導体や組込みシステムのメーカーは、開発期間を短縮し、エンジニアリングの生産性を向上させるという大きなプレッシャーを受けています。新しい設計の複雑さと、エンジニアリング・プロセスの早期にハードウェアとソフトウェアの検証を実施する必要性が、お客様とベンダーに対してより抽象度が高いレベルでハードウェア記述し、なるべくRTL設計と検証フローにうまくマッピング可能なテクノロジへの対応を推進しています。今回のC-to-Silicon Compilerの発表により、ケイデンスは、システムレベルの検証における存在をシステム設計の領域にまで拡大する、絶好の立場にあると言えます。」

ケイデンス・コメント：
Jim Miller（米国ケイデンス、Executive Vice President, Products and Technologies Organization）：
「今年の初めにケイデンスでは、「Sydney」呼ばれる社内の大きな開発計画のもと、システムレベルの領域にまでソリューションを拡大していく戦略を説明しました。C-to-Silicon Compilerは、この開発計画でholisticな（包括的な）ビジョンが実現した最初の製品であり、とりわけコンシューマ製品、無線および有線通信市場において重要なシステム仕様と設計のインプリメンテーション間のイタレーションを削減し、IPの構築と再利用を行う際の設計者の生産性を向上させます。」