ケイデンス、革新的なFPGA-PCBコ・デザイン・ソリューションを発表

Taray Technologyが開発した新しい拡張性のあるソリューションにより、設計期間を短縮、最終製品のコストおよびリスクを削減

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、5月18日（米国現地時間）、PCBシステム上でFPGAを開発するための革新的で拡張性のあるコ・デザイン・ソリューションを発表しました。Cadence(R) OrCAD(R) FPGA System PlannerおよびAllegro(R) FPGA System Plannerは、ピン数が多く、詳細なバンキングやピン・アサインメント・ルールを持つ今日の複雑なFPGAの初期検討の期間を短縮し、配置を考慮したFPGAピンI/Oアサインメント自動合成機能によりリスクを削減します。

Taray, Inc. が開発し、OEM契約のもとでケイデンスがお客様に独占的に提供するこのソリューションは、最適化されたピン・アサインメント手法を実現し、PCBのレイアウト中に実行される最適化の繰り返し作業を削減しながら、PCB設計上にFPGA配線を行う際のレイヤー数を削減します。また、Allegro FPGA System Plannerは、ASI設計向けにPCB上で複数のFPGAを用いてASICのプロトタイプを作成する際に、FPGAピンの自動アサインメント機能によりFPGA基板設計の時間を短縮します。

システム企業は、製品機能の増加ともにデータ・スループットの増加に対応するために、高速なI/Oと多くのピン数を持つFPGAを使用しています。これらのFPGAは、消費電力をより抑えるための先進的なメモリ・インターフェースを備えており、環境に優しい製品を開発したいというお客様の要望に対応しています。さらなる大容量、多機能、そして先進の高速インターフェースを有するFPGAをPCB上で使用するケースは増加しており、また、PCB上でFPGAを使用してASICをエミュレーションするケースも増えています。Cadence OrCAD FPGA System PlannerおよびAllegro FPGA System Plannerは、PCBシステム上でFPGAを使用するシステム企業、およびASICプロトタイプを製作するIC企業のために開発されました。

このテクノロジは、拡張性のあるソリューションとしてCadence OrCAD FPGA System Planner およびAllegro FPGA System Planner L、XL、GXL 製品群で使用可能であり、Cadence OrCAD Capture、Cadence OrCAD PCB Designer、Allegro Design Entry HDLおよびAllegro PCB Design製品群と密に統合されています。Cadence OrCAD FPGA System PlannerおよびAllegro FPGA System Plannerは、PCB上でFPGAを統合するための時間を短縮し、FPGAの機能や、容量を最適に活用することでFPGAの性能を向上させます。　そして、高密度かつ複雑でピン数の多いFPGAの配線に必要なPCBのレイヤー数を減らすことによりPCB製造コストを削減します。

Cadence OrCAD FPGA System PlannerおよびAllegro FPGA System Planner製品は、現行バージョン16.2 で使用できます。

関係者コメント：
Roberto Cordero氏（Harris Corporation、GCSD Signal Integrity TMT Lead）：
「これまで複雑なFPGA I/O の問題を簡単に解決するといわれた製品をいくつも試してきましたが、どれもがTarayが提供する手法とは異なっていました。TarayのFPGA I/O 合成テクノロジは、システム・レベルで設計の意図を入力できる唯一のソリューションであり、複数のFPGAピンの自動アサインメントを一度で完了します。Tarayのテクノロジは、ケイデンスの製品群に対して強力な付加価値となります。」

Ed McGettigan氏（Xilinx, Inc. Senior Director of Silicon Hardware and Applications）：
「市場で容易に入手できる複数のFPGA用試作基板は、必ずしも設計者の要求に合致しません。設計者は、このFPGA I/O合成テクノロジを使用することで、典型的な手作業によるピンの最適化を行うよりも、複数のインターコネクトとコンポーネントの設計を迅速にいろいろと試しながら、新しい試作システムを構築できます。」

ケイデンス・コメント：
Charlie Giorgetti（米国ケイデンス、Corporate Vice President）：
「Cadence OrCAD FPGA System PlannerおよびAllegro FPGA System Plannerは、ピン数が多く、複雑なFPGAをPCB設計フローに統合しなければならない設計チームのための革新的なソリューションです。この製品が提供するテクノロジ、自動化、および革新的な技術は、ピン数の多いFPGAをPCB上で使用する際に設計期間を短縮しリスクを管理するため、まさにお客様が求めているものといえます。」

（注）ケイデンスのOrCAD製品は、サイバネットシステム株式会社（http://www.cybernet.co.jp）が販売、サポートしています。

CadenceはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。