NXP、ケイデンスの新しいEncounter Digital Implementation Systemを使用し、業界初の45ナノメーター・デジタルテレビ向けプロセッサの開発期間を短縮

先端ノード設計向けに統合されたEncounterのDFM機能が
設計者の生産性を向上させ、製品の市場投入期間を短縮

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、5月18日（米国現地時間）、NXP Semiconductors（以下NXP）が、ケイデンスの新しいEncounter(R) Digital Implementation (EDI System)とdesign-for-manufacturing (DFM) テクノロジを活用して生産性を大幅に向上させ、NXPのデジタルテレビ向けPNX85500プロセッサ・チップを先端的な45ナノメーター・プロセスを使用した信頼性の高い量産に成功したと発表しました。ネイティブなDFM解析および最適化機能を備えた統合されたフロントエンドからバックエンドまでをカバーするEncounter Digital Implementation System とEncounter Timing Systemとの統合は、次世代のHDTV用プロセッサの迅速なサインオフに必要な性能と精度を提供し、NXPは早期にチップの量産を実現することができました。

NXPのHome Business Unitが提供するPNX85500は、業界初の45ナノメーター・プロセスを使用したデジタルテレビ向けプロセッサ・チップで、大幅に改善された高画質を提供します。PNX85500は、アナログからデジタル、SDからHD、放送からネットワーク・テレビへの移行をサポートする、TVプラットフォーム用途向けの単一チップです。Encounter Digital Implementation Systemは、45ナノメーター・プロセスを使用したこの複雑な単一チップの統合を、2つの90ナノメーター・チップの特性と機能を融合し、チップ・サイズと性能において最も効率の良い設計レイアウトを実現することにより、色鮮やかで鮮明な画質を実現します。
Encounter Digital Implementation Systemは、シリコン上で実証済みのCadence Litho Physical AnalyzerとCadence CMP Predictorの機能を使用して、45ナノメーターにおける製造上の問題を設計フローの初期段階で改善し、迅速で予測可能な設計収束を実現します。また、Encounter Digital Implementation Systemは、ケイデンスのリソグラフィを考慮したNanoRoute(R) Routerと組み合わせることにより、GDSII以降に必要とされるDFM最適化の作業を削減し、設計期間をさらに短縮します。Encounter Timing Systemとの統合は、先進的なサインオフ環境を提供し、タイミング、シグナル・インテグリティ、ばらつきに対して、より高速な最適化、デバッグ、統計的解析、および設計の最終検証を行うことができます。
Encounter Digital Implementation Systemは、様々な機能を柔軟に構成できるため、高性能、高容量、かつ拡張性を備えた設計ソリューションとして、フラット設計や階層設計の収束とサインオフ解析、低消費電力、先端ノード設計、ミックスシグナル設計向けに独自の機能を提供します。ケイデンスのDFMテクノロジは、Encounter Digital Implementation Systemとシームレスに組み合わせることで、歩留まりに影響をおよぼす設計上の課題を早期に発見、解析、そして解決します。Encounter Digital Implementation Systemは、パッケージ、ロジック、そしてカスタムIC設計環境においても優れた結果とインターオペラビリティを提供します。

NXPコメント：
Barry Dennington氏（Senior Vice President of Design Technology）：
「全世界でデジタルテレビへの移行が行われているため、我々は、PNX85500を厳しいスケジュールで開発・製造しなければなりませんでした。Encounter Digital Implementation Systemソリューションの機能がもたらすマルチCPUバックプレーンの拡張性のある性能と、完璧さにより、我々は設計の最初から最後まで単一の環境で作業を行うことができました。Encounter Digital Implementation Systemの性能と生産性向上の利点と、ネイティブなDFM最適化機能とタイミンおよびシグナル・インテグリティのサインオフ機能を組み合わせることにより、我々は製品の全体的な設計および市場投入期間を大幅に短縮できました。」

ケイデンス・コメント：
Dr. Chi-Ping Hsu（米国ケイデンス、Senior Vice President of the Implementation Products Group）：
「我々は、協業している主要な企業が、新しいEncounter Digital Implementation System を使用して先端プロセス・ノードの設計・製造に成功したことを喜んでいます。Encounter Digital Implementation Systemは、世界中の様々なお客様に採用されており、優れた性能と生産性を提供しています。Encounter Digital Implementation Systemは、高性能で高品質な設計の収束、低消費電力設計、ミックスシグナルおよび先端ノード設計機能を備えた単一で拡張性のある設計環境です。」

CadenceはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。