ケイデンス、チップ・プランニングとインプリメンテーション設計環境を統合、IC設計の予測性を向上させ、リスクを削減するソリューションを発表

新しいパラダイムにより、IP選択からインプリメンテーション、サインオフに至る半導体設計全工程を包含した可視性を提供

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、6月8日（米国現地時間）、システムレベル設計、IP選択から最終のインプリメンテーション、サインオフに至る半導体設計全工程において、チップ性能、チップ・サイズ、消費電力、コスト、そして製品の市場投入期間などに関する優れた可視性と予測性を設計技術者に対して提供する、画期的なメソドロジを発表しました。この独自で自動化された包括的な設計手法は、Cadence(R) InCyte Chip Estimator と、Encounter(R) Digital Implementation Systemのテクノロジを統合することによって実現しました。これらのテクノロジの統合により、ICプロジェクトのリスクが軽減され、設計の仕様から最終のインプリメンテーションに至るまでの主要な設計指標の予測性が向上します。

設計作業全体の中で、アーキテクチャ検討段階における決定は、チップの最終的なサイズ、消費電力、性能、およびコストを大きく左右します。設計チームは、インプリメンテーション設計、およびサインオフなど設計の最終段階に移る以前の早期の段階で、様々なIPやアーキテクチャの選択肢を検討し、評価することによって、そのメリットを最大限享受することができるはずです。しかし、これまで、上位設計の柔軟性、自動化機能、正確な解析、あるいはインプリメンテーション・ツールとの強固なリンクなどの利点を享受する手段が存在していなかったために、半導体の設計者は、手作業、あるいはインプリメンテーション設計を考慮しない手法で設計結果の予測やアーキテクチャ上の選択を行わざるを得ませんでした。ケイデンスの新しいソリューションは、このような「想定」をベースにした作業を無くし、アーキテクチャ設計からインプリメンテーション設計、およびサインオフへの設計全般を考慮したIPの選択と統合を最適化するためのデータ指向の包括的な新手法を提供します。

ケイデンスの新しいソリューションを使用することにより、設計者は迅速かつ正確にチップ・サイズ、消費電力、およびコストを予測することができます。
このソリューションには、IPや製造プロセスに対するリアルタイムなwhat-if解析が含まれており、設計者によるIPの選択を容易にし、設計のアーキテクチャとフィジビリティの決定をサポートします。また、このソリューションは、複数ベンダーをサポートするケイデンスのオープンなIP戦略の重要なマイルストーンとして開発されており、200社を超えるIPサプライヤとファウンダリ企業がデータを提供しているChipEstimate.comのポータル・サイトの広範でオープンなエコシステムを活用し、正確なwhat-if解析を実現します。システムレベルのトレード・オフとアーキテクチャが決定されると、設計者はその結果からスタートすることで、最終のインプリメンテーションへとダイナミックに設計を進めることができ、設計収束を加速します。そして、Encounter Digital Implementation Systemが、各設計指標に関してブロックとフルチップ・レベルでの進捗を捉え、実際のチップ・サイズ、消費電力、性能、およびコストに対する最新情報を、全ての設計者に現場でリアルタイムに提供しながら、設計のインプリメンテーションとサインオフを完了します。Encounter Digital Implementation Systemの最適化によって、歩留まり、チップ・サイズ、消費電力が改善された結果は、パッケージ価格も含めたチップの全体コストに反映されるので、設計者は最適化による定量的成果を即座に把握することができます。

この新しいソリューションは、本年7月26日から米国カリフォルニア州サンフランシスコで開催されるDesign Automation Conference、および、7月16日、17日（日本時間）東京元赤坂にて開催されるDA SHOW/CDNLive! Japan 2009にて展示され、2009年後半から提供可能となります。

関係者コメント：
Richard Wawrzyniak氏（Semico Research Corporation、Senior ASIC/SoC Analyst）：
「複雑化するSoCの開発、製造コストは急騰しているため、全てのメーカーは、設計プロセスのさらなる可視化を求めています。ケイデンスは、2つのソリューションを統合することによって、SoC開発のための独自で時機を得たソリューションを提供し、強まる業界のニーズに応えています。」

ケイデンス・コメント：
Charlie Huang（米国ケイデンス、Senior Vice President and Chief Strategy Officer）：
「この新しいソリューションは、システムレベルのアーキテクトからチップのインプリメンテーション設計エンジニアまで全ての関係者が、技術的および経済的な指標を含む幅広い設計情報の共有と正確なトレード・オフを行うための独自かつ新しいソリューションを提供します。このソリューションは、チップ企画とインプリメンテーション設計の２つの領域の境界を無くし、半導体の開発プロセスをより透明で予測可能なものにします。コストを考慮したこの設計哲学は、設計チームに対する新しいパラダイムであり、IC設計におけるコストとリスクを削減するという重要な市場の要求に対応しています。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。