カシオ計算機、高位合成向けにケイデンスのC-to-Silicon Compilerを採用

エレクトロニクスの大企業が、C-to-Silicon Compiler、RTL CompilerおよびIncisive Enterprise Simulatorの組み合わせにより優れた生産性、予測性、ならびにIPの再利用性を実現

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、6月8日（米国現地時間）、カシオ計算機株式会社（本社：東京都渋谷区、以下カシオ）が、高位合成ソリューションとしてケイデンスの C-to-Silicon Compilerを採用したと発表しました。カシオは、一連の包括的なベンチマークの結果、C-to-Silicon Compilerがもたらした優れた結果と予測性により、ケイデンスのソリューションを選択しました。

C-to-Silicon Compilerは、ケイデンスの次世代TLM ベースのシステムレベル設計および検証ソリューションの中核となる製品です。このソリューションは、Encounter(R) RTL Compiler、Incisive(R) Enterprise Simulator（IES）、およびC-to-Silicon Compilerを組み合わせたもので、 SystemCからロジック・ゲートまでを網羅する、コントロールとデータパスの混在設計向けの効率的で効果的な設計および検証フローをカシオに提供します。
Encounter RTL Compilerが組み込まれたC-to-Silicon Compilerの高位合成により、カシオの設計者は、もとのRTL設計と比較してより小さなサイズのIPを生成できました。 カシオでは、IESと、IESを使用してRTL検証のためのSystemC wrapperを自動生成するC-to-Silicon Compilerの機能の組み合わせにより、SystemCからRTLまでを網羅したシームレスな検証フローを実現しました。

カシオ・コメント：
黒沢　和幸　氏（QV事業部 開発統轄部 第一開発部 第11開発室 室長）：
「我々は、どのテクノロジが我々の要求事項を満たし、設計と検証の生産性向上をはかることができるかを決定するために、広範囲にわたるテストを実施しました。そしてその結果を分析して、ケイデンスの他のテクノロジと組み合わせたC-to-Silicon Compilerが、市場で最も強力な製品であると判断しました。我々は、これらのテクノロジが開発期間を短縮し、設計のリスピンのリスクを削減してくれると確信しています。」

ケイデンス・コメント：
Ran Avinun（米国ケイデンス、System Design and Verification Product and Solutions Marketing Group Director）：
「我々は、大規模なIPの製品群を持つカシオのような企業が、ケイデンスが提供する設計者の生産性の向上とIP再利用の自動化によって、大きな利益を受けたことがわかりました。我々は、カシオが行った広範囲のベンチマーク結果がC-to-Silicon Compilerを使用している他のお客様と同じ結果をもたらし、カシオがC-to-Silicon Compilerのユーザーの仲間入りをしたことを嬉しく思っています。」

イノテック・コメント
高橋　尚　（イノテック株式会社、取締役ICソリューション本部長）：
「イノテックは、これまでもケイデンスの販売代理店としてケイデンスの設計ソリューションをベースとしたカシオ様の設計環境を支援してまいりました。この度、カシオ様が高位合成ソリューションとして、徹底したベンチマークの結果、ケイデンスのC-to-Silicon Compilerを選択したことは、カシオ様の設計環境の先進性を示すものと考えております。イノテックは、引き続きカシオ様の先端設計の強化と効率化のために、最適なソリューションと質の高いサポートを提供してまいります。」

CadenceおよびCadenceのロゴは、Cadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は、各社の商標または登録商標です。