ケイデンス、TLMドリブン設計・検証機能、3次元IC設計機能、
および統合DFM機能をTSMCのリファレンス・フロー11.0に提供

リファレンス・フローにより、TSMCの先端ノード・カスタマ向けに量産までの期間と開発コストを削減する効率的なメソドロジを提供、システムからシリコンまでの実現を可能に

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、6月11日（米国現地時間）、ケイデンスのTLM (transaction-level modeling)ドリブン設計・検証機能、3次元IC のインプリメンテーション機能、および統合DFM機能が、その他の先進的なテクノロジやフローと共にTSMCのリファレンス・フロー11.0に統合されたと発表しました。ケイデンスのテクノロジは、複雑な28ナノメーター・チップの設計、インプリメンテーション、検証およびサインオフを、TLMからGDSIIに至るまで支援します。ケイデンスの「EDA360」のビジョンに基づき、これらのテクノロジがTSMCのフローに追加されたことによって、お客様は、複雑で高性能、かつ低消費電力のミックスシグナル・チップのインプリメンテーションに要する設計期間を短縮することができます。ケイデンスによるこの新しいリファレンス・フローのサポートは、EDA360ビジョンの重要な要素を実現するための最新の布石です。

EDA360は、「System Realization(システムの実現)」から「Silicon Realization（シリコンの実現）」を実現するために、エコシステムによる協業を呼びかけています。ケイデンスがTSMCのリファレンス・フローにテクノロジを提供したことにより、お客様は大規模なデジタル、アナログ、およびミックスシグナルIPブロックを迅速に構築、再利用、統合できるようになるため、システムからシリコンまでの実現がより短期間にコスト効率良く達成できます。

包括的なTLMドリブン設計・検証および3次元ICの設計ソリューション
TSMCの新しいリファレンス・フローは、業界をリードするケイデンスのTLMドリブン設計・検証テクノロジおよびメソドロジを活用しています。RTLからTLMまで設計抽象度を上げ、ケイデンスの高位合成、早期での低消費電力トレードオフおよび最適化、そしてメトリクス・ドリブン機能検証のメソドロジを使用することで、TLMからGDSIIに至るまで設計全般をサポートする完全な設計フローを提供することが可能になります。先進的な3次元IC設計機能には、RC抽出、タイミング解析、SI解析、IRドロップ解析、電磁界解析および温度解析などのフィジカル設計およびインプリメンテーションにかかわるテクノロジ、およびフィジカル検証テクノロジが含まれています。
高位の抽象度に移行することにより、システム・レベルの設計からフィジカル・インプリメンテーションまでを対象とした新しいIPの構築と再利用が可能となり、設計および検証の生産性が向上します。ケイデンスの独自のECO（engineering change order ）機能は、不必要な手戻りを削減し、製品を短期間で市場投入できます。3次元ICの設計機能は、パッケージにおける最適な性能の実現と消費電力のトレードオフ解析などインプリメンテーションにかかわる決定プロセスを改善します。そしてインプリメンテーション・ツールに統合されたDFMソリューションにより、設計者はブロックレベル、あるいはチップレベルの設計を安全に完了し、量産化のスケジュールを達成することができます。

低消費電力、先端ノード、およびミックスシグナル設計向けの新機能
ケイデンスは、TSMCと協業して低消費電力、先端ノード、およびミックスシグナル設計向けにサポートを追加しました。低消費電力については、Common Power Format (CPF)を使用することで、シミュレーション、等価性、構造検証およびIPライブラリなどの階層化設計のためのマクロモデルをサポートしました。先端ノード設計向けには、iLPCを使用したリソのホットスポット修正機能や自動配置配線ツールにダミーメタル・ビアの挿入機能が含まれました。SiP(system-in-package) ミックスシグナル設計向けには、SiPダイ・パッケージのフロアプランニング、ミックスシグナルIRドロップおよび先進的なSiPスタティック・タイミング解析機能を備えたパッケージングをサポートできるようになりました。リファレンス・フロー11.0に提供されたこれらの機能は、システム・レベルからサインオフに至るまでのより高い可視性と予測性を提供し、電力、性能、およびチップサイズの最適なトレードオフを実現し、歩留まりを最大限に高めるための支援を行います。

TSMCコメント：
ST Juang氏（Senior Director of Design Infrastructure Marketing）：
「ケイデンスとTSMCは、お客様がより高位の設計抽象度と先端ノード･プロセスに移行することによって、開発コストを削減できるように協業してきました。ケイデンスの製品とソリューションを加えたTSMCのリファレンス・フロー11.0は、ESL設計・検証および3次元ICの統合を主流のフローに加えたことによって、設計の重要課題に包括的に対応し、設計の生産性を向上させます。」

ケイデンス・コメント：
Charlie Huang（米国ケイデンス、Senior Vice President and Chief Strategy Officer）：
「我々のお客様は、ますます複雑になる設計に対応し、厳しい製品の市場投入スケジュールへの要求を満たすために、生産性を向上する方法を模索しています。TSMCリファレンス・フロー11.0により、ケイデンスとTSMCは著しい技術革新とメソドロジを提供し、システムからシリコンまでを実現する、完成された予測可能なフローを支援します。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。