ケイデンス、UVM Worldコミュニティに対し、オープンソースのリファレンス・フローを提供、UVMの採用を推進

UVM リファレンス・フローにより、ユーザーのUniversal Verification Methodologyの迅速な学習と採用が可能に

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、6月11日（米国現地時間）、SoC検証向けにUniversal Verification Methodology (UVM)標準を使用した業界で最も包括なオープンソースのリファレンス・フローを発表しました。この優れたフローを使用することにより、設計者は製品の市場投入期間に関する要求事項を満たしながら、先進的な検証テクノロジを低リスクかつ少ない導入工数で採用できるようになります。

ケイデンスの「EDA360」戦略の一部である「SoC Realization（SoCの実現）」というビジョンに基づき、UVM Reference Flow 1.0 は、ユーザーが先進的な検証手法を学習し適用できるよう、実証済みのSoCデザインとUVM準拠テストベンチをオープンソースで提供します。　ユーザーは、UVMの検証環境をダウンロードして、UVMの検証コンポーネントを設計に活用することができます。そしてUVM準拠のシミュレータ上でこのテクノロジを実行形式で適用する実経験を積むことができます。UVM Reference Flow 1.0は、全てのコードがクリア・テキスト(clear-text) の形態で提供されるため、ユーザーはこれらのコードを修正し、異なる検証シナリオに適用して修正結果を詳細に確認できます。
標準化団体のAccelleraが最近採用したUVMは、ケイデンスが共同開発したOpen Verification Methodology (OVM)の枠組みを主体として構築されています。

SoC Realizationは、EDA360 ビジョンにおける主要なアプローチの一つであり、IPおよびSoCの検証がその重要な要素となっています。UVM Reference Flow 1.0 は、設計者が直面している重要課題に対応したサンプル・コードを提供します。このフローは、検証手法の実施、検証の再利用性の確認、今日のSoCに標準的に採用されている低消費電力モードの管理、そしてブロックからシステムまでの検証の拡張性を確実にして検証の生産性を向上します。実証済みのIncisive(R) Verification Kitをベースに構築されたこのリファレンス・フローには、UVM標準を支援するオープン・ソース・サイトであるwww.UVMworld.orgに提供したケイデンスのリファレンス設計・検証IPが含まれています。

UVM Reference Flow 1.0は、2010年6月13日から18日まで米国カリフォルニア州アナハイムで開催されるDesign Automation Conference (DAC)で紹介されます。

関係者コメント：
Olivier Haller氏（ST Microelectronics社、Verification Manager）：
「ケイデンスは、機能検証の生産性向上に関する豊富な経験を有しています。このリファレンス・フローにより、我々はチップの検証向けに容易かつ迅速にUVMを採用することができます。我が社は、我々の先進的なメソドロジを社外に示すためにこのUVM Reference Flowを使用し、さらに社内トレーニングのためにも使用する予定です。 このリファレンス・フローは、IPおよびSoCレベルの検証における課題に対応するために、完璧な参考例を提供してくれます。」

ケイデンス・コメント：
Thomas L. Anderson（米国ケイデンス、Verification Product Management Director）：
「今日のワイヤレスおよびコンシューマ向けチップ設計がますます大変複雑になるにつれ、開発チームはより効果的な検証手法とテクノロジを採用しなければならないというプレッシャーを受けています。UVM Reference Flowは、先進的手法の採用を容易にする包括的な環境を構築し、EDA360 ビジョンにおけるSoC Realizationを実現するための機能を提供するものです。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。