富士通、ケイデンスのEncounter Conformal ECO Designerを採用

Conformal ECOを使用したECOインプリメンテーション・フローにより、
設計期間全体の短縮とコスト削減を実現

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、7月22日（米国現地時間）、富士通株式会社 (本社：東京都港区、以下、富士通)が、コストを削減し、設計期間を短縮するために、ケイデンスのEncounter(R) Conformal(R) ECO Designerをengineering change order (ECO)インプリメンテーション・フローに採用したと発表しました。大手テクノロジ企業である富士通は、ケイデンスのテクノロジを採用して、ネットワーク・コントロール向けの4000万ゲートの大規模設計を65ナノメーター・プロセスでテープアウトしています。

EDA360ビジョンで述べられている生産性と収益性のギャップを克服する手法を模索している企業にとって、Encounter Conformal ECO Designerは、製品の市場投入期間を短縮し、設計の品質を向上させる重要な役割を果たします。Encounter Conformal ECO Designerは、マスク生成の前、あるいは後でもRTLでのECOを実行し、自動化されたECO解析と設計ネットリスト修正を、優れた等価性チェック機能と組み合わせることにより、性能と生産性を向上させます。この独自のテクノロジには、論理等価性チェックと機能ECO解析および生成、設計ネットリスト修正、クロック・ドメインの同期化、セマンティック・チェックの機能を含んでいます。

富士通は、Encounter Conformal ECO Designerを使用し、機能検証が完了する以前にインプリメンテーションを開始できたため、その結果、全体の開発期間を数か月短縮することができました。Encounter Conformal ECO Designerを使用すると、 ロジック設計に習熟していない設計者でもECOを実行して、製造前に設計品質チェックを行い、機能変更を実施することができます。

富士通コメント：
浅川 岳夫氏（次世代テクニカルコンピューティング開発本部LSI開発統括部長）：

「我々は、Encounter Conformal ECO Designer を使用した最近の成果に大変満足しています。我々は幾つかのECOを実施しなければならず、そのうちの幾つかは4000インスタンスもある複雑なものでした。それにも関わらず、大幅な設計期間とリソースの削減ができたのは、まさしくこのテクノロジのおかげです。」

ケイデンス・コメント：
Bassilios Petrakis（米国ケイデンス、Director of Product Management）：
「Encounter Conformal ECO Designerによる富士通の成功は、製品の市場投入期間の短縮と品質を向上させる優れたテクノロジが「Silicon Realization（シリコンの実現）」の手段であることを示すよい例です。富士通は、他の多くのお客様と同様、優れたテクノロジを活用して競争力を向上させました。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。