X-FAB、全プロセス・ノード向けに Cadence Physical Verification Systemを認定

ミックスシグナル半導体で業界をリードするファウンダリ・グループの認定により、
X-FABのユーザーがケイデンスのEncounterおよびVirtuosoテクノロジに統合された
In-Design のフィジカル検証の利点を享受

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、10月5日（米国現地時間）、アナログ・ミックスシグナル半導体アプリケーション分野における世界有数のファウンダリ・グループであるX-FAB社（本社：ドイツ、エルフルト、以下X-FAB）が、大多数のプロセス・テクノロジ向けにCadence(R) Physical Verification Systemを認定したと発表しました。今回の認定により、X-FABは、あらゆるプロセス・ノード向けにCadence Physical Verification Systemのシリコン精度を承認し、ミックスシグナル設計を行うX-FABのお客様は、ケイデンスのVirtuoso(R)およびEncounter(R)のフローとの強固な統合がもたらす性能と生産性向上の利益を享受できるようになりました。

Cadence Physical Verification Systemは、トランジスタ、セル、ブロック、そしてSoCのフルチップの各レベルでin-design 、および最終サインオフ用のデザイン・ルール・チェック(DRC)とlayout versus schematic (LVS) 検証機能を提供します。Cadence Physical Verification Systemは、業界標準であるケイデンスの包括的なデジタルおよびカスタム・アナログ・フローと統合されており、より効率的な「Silicon Realization （シリコンの実現）」手法を実現します。

DRCをケイデンスのインプリメンテーション・テクノロジと強固に統合することで、設計チームは、レイアウト編集を行いながらサインオフDRCを検証し、フローの初期段階でエラーの検出と修正を行えるため、単体でのサインオフ・ソリューションが引き起こす検証作業のループ時間を短縮することができます。ケイデンスとX-FABは、ミックスシグナル設計者に対し、実証済みのサインオフ検証手法を提供するため、今後も密接に協業を継続していきます。

X-FABコメント：
Dr. Jens Kosch（Chief Technology Officer）:
「先端のミックスシグナルSoCの構築は、大きな課題を伴います。我々のお客様は、開発プロセスを簡素化できるあらゆる機会を待ち望んでいます。我々は、今回X-FABのプロセス・テクノロジ向けにCadence Physical Verification System を認定できたことを嬉しく思っています。」

ケイデンス・コメント：
John Murphy（米国ケイデンス、Group Director, Alliances Marketing）：
「設計チームは、設計期間を短縮し、設計の品質を確実にするために、設計、インプリメンテーション、そして検証を同一の環境で行うことを希望しています。今回のX-FABによる認定により、X-FABのお客様は、設計とインプリメンテーションのコックピットを離れることなく、Cadence Physical Verification Systemを使用し必要な全てのフィジカル・インプリメンテーションを確実に実行することができるため、生産性が向上します。我々はX-FABと緊密に協業を行い、あらゆる厳しい検証および認定の要求事項に対応し、全てのサインオフのパラメータを満たして精度を向上させることができました。業界をリードするファウンダリとのこのような深遠な協業は、ケイデンスが提唱するEDA360ビジョンを具現化するための主要な要素です。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。