ケイデンスとTSMCが協業し、TSMCの先端プロセス向けDFM専門サービスを提供

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下ケイデンス）は、5月9日（米国現地時間）、TSMCと協業し、サービス・モデルの一環としてDFMの専門サービスとテクノロジを提供すると発表しました。ケイデンスが提供するDFM Servicesでは、設計リスクを削減し、「Silicon Realization（シリコンの実現）」向けに最短のパスを実現するために、TSMCの40ナノメーター（nm）以下のテクノロジ向けに、モデル・ベースのリソ・プロセス・シュミレーションおよびchemical mechanical polishing（CMP）のチェックをサポートしています。これは、設計チームがテープアウト前に、リソやCPMホットスポットを検出し、効果的に修正できることを目的としています。ケイデンスは、TSMCがDFMのサービスのために認定した最初のEDAパートナーとなりました。

微細化が進んだ設計プロセスでは、製造上特有の課題がますます増えてきており、40nm以下の設計では、設計フローにおけるDFMチェックが必要不可欠となります。DFMのサービスにおけるTSMCとケイデンスの協業は、最先端設計における製造課題を解決するために両社が継続している取組みがもたらした最新の成果です。

ケイデンスのDFM Servicesは、TSMCとの長年にわたる協業によって蓄積された設計の専門技術を提供します。お客様は、必要な精度を確実にするためにTSMCのDFM Data Kit（DDK）をベースとしたDFM解析にアクセスでき、DFM Servicesが出力する解析レポートにより、Encounter(R) Digital Implementation SystemあるいはVirtuoso(R)カスタム・アナログ・インプリメンテーション・テクノロジを使用して問題を解決することができます。
ケイデンスのDFM Servicesは、拡張性を備えたITのインフラを提供し、製品の量産までの期間を最適化すると同時に、スケジュール遅延のリスクを低減します。

関係者コメント：
Suk Lee氏(TSMC、Director of Design Infrastructure Marketing)：
「40 nm以下の設計では、設計プロセス全体を通じてDFMの問題を考慮することが、設計チームにとって不可欠です。ケイデンスが提供するDFMのサービスは、我々とケイデンスとの長期にわたる協業の重要な成果であり、先端テクノロジにおける設計課題に対応するためにお客様を支援するものです。」

John F. Brown III氏（Tilera Corp.、Vice President of IC Engineering）：
「Tileraは、マルチコア・プロセッサ市場において最先端の技術革新を行っており、今年は単一チップ上に最大100個のコアを含むデバイスを出荷予定です。製品の市場投入期間の目標を達成するためには、ファウンダリが義務付けたリソ・チェックのために、短時間で処理できるソリューションを必要としていました。我々がケイデンスと協業したのは、シリコンの成功において長い実績のある実証済みのソリューションを使用することが重要だったからです。ケイデンスは、最も費用対効果のあるソリューションと、設計期間目標を達成する専門的技術を提供しました。我々は、ケイデンスの包括的なDFMサービスに大変満足しています。」

ケイデンス・コメント：
David Desharnais（米国ケイデンス、Group Director, Product Marketing, Silicon Realization）：
「TSMCとケイデンスは、設計者がタイムリーに、かつ低コスト、低リスクでDFMの課題に対応する必要性を長年注視してきました。TSMCとの協業により、ケイデンスは、EDA360ビジョンの中核をなすSilicon Realizationを達成するために、包括的手法を採用してお客様が必要をするテクノロジと専門サービスを提供します。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。