Home > Press Releases > 2011年5月9日
| Virtuoso 6.1テクノロジ・ベースのコンストレイント・ドリブン設計により、 電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下ケイデンス)は、5月2日(ドイツ現地時間)、ロバート・ボッシュ(Robert Bosch GmbH 、本社:ドイツ、シュトゥットガルト市、以下ボッシュ)が、ケイデンスのVirtuoso(R) 6.1をベースとした、機能強化されたカスタム・アナログ設計フローを標準採用し、先端のカスタム・アナログIC設計において生産性を25パーセント向上させたと発表しました。ボッシュ とケイデンスは、ボッシュの広範囲におよぶ高性能ICの最高品質と信頼性を確保しつつ、技術革新と製品の市場投入期間を加速することを狙いとした協業を、さらに長期的に継続していきます。ケイデンスのカスタム・アナログ設計フローは、シリコン、パッケージ、および基板設計のあらゆる要素を包含しており、設計フロー全般にわたって統合された「設計意図の共有化(intent)」、「設計データの抽象化(abstraction)」、および「設計の収束(convergence)」を提供し、「Silicon Realization(シリコンの実現)」がより確実となります。 CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。 |