Home > Press Releases > 2012/12/17

  • Contact
  • Print

会津大学、ケイデンスと共同して高位合成技術を取り入れた教育プログラムを開発

  • 2012年12月17日 発表

半導体設計における高位合成技術をカリキュラムに採用した授業を開始、日本におけるESL設計者育成を推進

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下ケイデンス)は、本日、会津大学とケイデンスがシステムレベル(ESL)設計者の育成を目的とした大学院レベルの教育プログラムを共同で開発し、日本で初めて半導体設計における高位合成技術を本格的に取り入れた授業を開始したと発表しました。
会津大学大学院、コンピュータ構築学講座の授業では、ケイデンスが著作し、会津大学コンピュータ理工学部、コンピュータ工学部門齋藤寛上級准教授が監訳した「TLM-Driven Design and Verification Methodology」の日本語テキストが使用され、最先端の高位合成、TLMを使った設計および検証技術という体系的な手法を学びます。授業には、実際にケイデンスの高位合成ツール、 C-to-Silicon Compilerを使用した実習において、SystemCのコーディングから始め、C-to-Silicon CompilerによりRTLを自動生成し、ケイデンスの論理合成ツール、Encounter(R) RTL Compilerを使用したゲートレベル・ネットリストを生成するという一連の設計フローを体験して、設計結果の検証まで行います。この演習により実設計と同じ設計フローを学生が体験できるようになります。

会津大学は、日本で最初のコンピュータ理工学専門大学として1993年に開校し、国内でも随一のコンピュータ教育を提供し、日本の未来を担う先端技術を支える技術者の育成に努めています。齋藤上級准教授が担当するコンピュータ構築学講座では、最先端の半導体設計を実践的に学ばせるため、早くからESL設計手法を取り入れた授業を行っており、今般、米国コロンビア大学専門課程と同様、「TLM-Driven Design and Verification Methodology」をテキストとして採用し、実習においてケイデンスの高位合成ツールをはじめとした設計ツールを使用することで、TLMによる設計および検証手法を実践的に学ぶ機会がさらに強化されました。

ケイデンスは、会津大学と協力して「TLM-Driven Design and Verification Methodology」の日本語テキストを作成し、今回のカリキュラム作りを支援しています。

今後もケイデンスは、先端半導体設計に従事するエンジニアの育成のために、会津大学との教育プログラムのサポートを継続していく予定です。

会津大学コメント:
齋藤 寛氏(会津大学コンピュータ理工学コンピュータ工学部門上級准教授)
「「TLM-Driven Design and Verification Methodology」は、実際の設計で役に立つより実践的な項目に焦点をあて、TLMによる設計および検証手法を解説しています。こうした本をベースに、実際にC-to-Silicon Compilerなどのツールを使用して学習することによって、TLMによる設計および検証手法を実地に学ぶことが可能です。本学では、将来上流工程に携わることができるような学生を輩出することを目標に、今後もプログラムの開発を実施していきたいと考えています。」

ケイデンス・コメント:

川島 良一(日本ケイデンス・デザイン・システムズ社 社長)
「会津大学は、早くから授業において高位合成手法によるシステムレベル設計を目指してきており、他大学からも注目されています。今回ケイデンスが、システムレベル設計向けのテキストとツールを提供し、会津大学の教育プログラムの開発の支援ができたことを大変嬉しく思っています。大学在学中から先進の設計・検証手法を学んだ学生は、将来のハイテク業界を担う優秀なエンジニアに育つものと期待しています。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。