Home > 会社概要 > Press Releases

Press Releases

7/23: 富士通、ケイデンスのEncounter Conformal ECO Designerを採用
7/22: ケイデンスとARM 、ARM向けに最適化された「System Realization」ソリューションの構築で協業
7/21: ケイデンス、チップ・パッケージ・コ・デザイン・ソリューションを実現するダイ・モデルを富士通の協力により開発
7/21: 富士通セミコンダクターがケイデンスのチップ・プランニング・テクノロジを採用
7/20: 日立がケイデンスのテクノロジにより、複雑な設計の検証速度を10,000倍向上
7/20: 日立がケイデンスのPalladiumトランザクション・ベース・アクセラレーション・テクノロジを使用して、システム・レベルのシミュレーションの性能を100倍向上
7/16: カシオ、ケイデンスのフロントエンド・テクノロジを使用し、設計期間短縮と設計品質改善を実現
7/7: ケイデンスのC-to-Silicon Compiler、優れた機能により日本での導入が加速
6/14: ケイデンス、TLMドリブン設計・検証機能、3次元IC設計機能、
および統合DFM機能をTSMCのリファレンス・フロー11.0に提供
6/14: ケイデンス、TSMCの28ナノメーター・プロセス向けアナログ・ミックスシグナル・リファレンス・フロー1.0を広範囲にサポート
6/14: ケイデンス、UVM Worldコミュニティに対し、オープンソースのリファレンス・フローを提供、UVMの採用を推進
6/10: ケイデンス、包括的なSOI設計向けポータル・サイト、「SOI Design Hub」を発表
5/25: ケイデンスとIBM、最先端のIP開発のために協業
5/17: ケイデンス、Denali Software社を買収
5/10: ケイデンス、SoCの実現を加速し、コストを削減する新しいIP統合環境Open Integration Platformを発表
4/28: ケイデンス、収益性のギャップを克服する戦略の青写真を発表
半導体業界における最大の課題に対処
4/27: ケイデンス、システム開発期間の短縮と品質向上を実現するベリフィケーション・コンピューティング・プラットフォームを発表
4/26: ケイデンス、複雑なミックスシグナル・チップの検証を加速するテクノロジを寄贈
4/13: TSMCがIntegrated Signoff Flowにおけるケイデンス・ツールのサポートを拡張し、合成、配置・配線、およびRC抽出機能を追加
3/25: ルネサステクノロジがケイデンスのEncounterテクノロジを用いてコンシューマ製品向け大規模SoCの設計期間を半減
2/2: ケイデンスのEncounter Digital Implementation System 9.1、複雑なSoC設計の生産性における緊急課題に対応
1/29: STARCのQAデータベース上で認証されたケイデンスの設計ソフトウェアにより、STARCのメンバー企業の先端チップ設計品質が確実に
1/27: ルネサステクノロジが、国内外の設計拠点において、ミックスシグナルおよびアナログ設計向けにケイデンスのVirtuoso最新テクノロジを標準採用
1/26: 40ｎｍプロセスの先端ＡＳＩＣ設計環境を構築 -ＮＥＣエレクトロニクスがケイデンスの設計ソリューションを採用-
1/26: 三菱電機、ケイデンスのOVM SystemVerilog ソリューションを使用して、より徹底した検証とコスト削減を実現

プレスリリースの内容は、発表時のものです。最新の情報と異なる場合がありますので、ご了承ください。

会社概要