Home > 製品情報&ソリューション > Custom IC Design

  • Contact
  • Print

Custom IC Design

Cadence Custom IC Design

Products

News & Articles

Resource Library

Community(英語サイト)

Customer Success(英語サイト)

US Site

回路設計

ブロックレベル・シミュレーション

チップレベル・シミュレーション

ミックスシグナル・シミュレーション

フィジカル・インプリメンテーション

配線

寄生抽出/解析

チップ・フィニッシング

マニュファクチャリング・サインオフ

ライブラリ開発

チップ・フィニッシング

カスタムIC設計の最終段階はトップレベルでの信号配線と電源配線(パワーラインとクロックツリー)を行いアナログとデジタル・エレメントのあわせ込みがあります。ケイデンスのユニークなチップの最終処理のアプローチは業界最高のEncounter® Digital ICとVirtuoso® Custom IC の多くの設計技術の一体化されたソリューションを生み出し、より精度の高いフルチップのインプリメンテーションをお届けします。

SoC Encounter RTL-to-GDSII System

RTLからの論理合成、シリコン・バーチャルプロトタイピング、自動化されたフロアプラン合成、クロック・ネットワークの合成、製造性とイールドを考慮した設計、低消費電力とミックスシグナル設計のサポート、そしてナノメータ向け配線テクノロジを統合します。設計者が、設計サイクルの初期にフラットなバーチャルプロトタイプのインプリメンテーションを合成することができるようにします。

詳しくは(英語サイト)

Cadence AMS Methodology Kit

複雑なデータパス、デジタル・カスタムロジック、カスタムメモリを含むミックスシグナル設計の効果的なトップダウン設計手法とブロックの再利用性向上の為の設計検証メソドロジのパッケージです。

詳しくは(英語サイト)