Home > 製品情報&ソリューション > Functional Verification
検証の収束までの予測するためには、ブロック、チップそしてシステムレベルでのカバレッジに基づいた、検証計画作成とメトリクス管理の自動化が必要となります。ケイデンスのテクノロジはデザインの進捗状況を、機能、性能そしてスケジュールの目標に対し同時に管理します。シミュレーション実行を自動化し、エラー情報とカバレッジデータを解析し、検証収束に向けての情報の可視化や共有をサポートします。
検証計画作成から収束まで自動化しガイドします。SystemVerilogと e の機能カバレッジ機能を含みます。
検証タスクと結果の可視化と、ツールの自動実行のサポートを行います。
システムレベルからゲートレベルまで対応した、多言語サポートのカバレッジ・ドリブン機能検証、解析、デバッグのソリューションを提供します。テストベンチ生成を自動化します。
先進的なテストベンチ、抽象度の高いテストベンチのためのトランザクションベース・アクセラレーション、フォーマルやシミュレーション、またアクセラレーションで利用可能なブロックレベル検証のためのアサーションベースVIP、そしてエミュレーションとインサーキット検証をサポートします。複雑なプロトコル(PCI Express、 AMBA、 USB、 OCP、 Ethernet その他) に幅広く利用可能です。OVMに準拠しさまざまなIEEE標準言語をサポートします。
再利用可能な先進的検証テクニックの採用を自動化かつ容易にし、検証作業の生産性と予測性を高めます。インタラクティブなフローベースのアプローチを使って‘検証計画から検証収束までのメソドロジ’をインプリメントします。
低消費電力のテクニックの導入を容易にし、利用する上での各種情報・ノウハウを提供します。フロントからバックまでの完全なメソドロジ、ベストプラクティス、チェックリストそしてリファレンス・フローを提供し、低消費電力設計フローの導入のリスクをなくします。
品質、予測性、生産性を最大化するためには、ブロック-チップ-システムレベル間やプロジェクト間で再利用可能な検証IPが必要です。ケイデンスのVerification IP (VIP) はCompliance Management System (CMS)により、プロトコル準拠性に関するコンプライアンス検証を自動化し高速化します。CMSはシミュレーション結果の解釈やレポート作成を容易とするメトリックを用いています。
再利用可能な先進的検証テクニックの採用を自動化かつ容易にし、検証作業の生産性と予測性を高めます。インタラクティブなフローベースのアプローチを使って"検証計画から検証収束までのメソドロジ"をインプリメントします。
検証は今日の高度に集積化されたエレクトロニクス・システムやチップの開発工程において、時としてボトルネックになることがあります。ケイデンスのテストベンチ・シミュレーション・ソリューションは総合的な‘検証計画から検証収束までのメソドロジ’を最先端のプロセス自動化と組み合わせ、個々のブロックからフルチップまで、さらにはプロジェクトレベルまで、検証を簡単化し高速化します。
テストベンチ生成と再利用を自動化し、ブロック、チップそしてシステムレベルの検証の生産性を押し上げます。
SystemVerilogを含め多言語の完全なシミュレーションをサポートします。幅広いカバレッジ(コード、ファンクショナル、トランザクショナル)とHDL解析機能を提供します。
製品の品質を向上させると同時に設計と検証の時間を短縮するためには、テストベンチのシミュレーションの必要なくアサーションを用いてRTLの機能的な正しさを検証する、フォーマルな手法が必要です。ケイデンスのフォーマル解析テクノロジは、テストベクタを用いずにアサーションベースの検証を行うことが可能となり、テストベンチ・シミュレーションに較べて何ヶ月前倒しに検証を開始することが可能となります。
テストベンチが利用可能となる前に、アサーションベース検証フォーマル解析とデバッグを行えます。これにより、より早く検証済みRTLデザインを得ることができます。
今日の大規模で複雑なデザインの検証には、実際のシリコンが入手できるよりもはるか前に、ソフトウェア・シミュレーションとの互換性を持った高速検証手法を必要としています。ケイデンスのアクセラレーション・テクノロジは大容量かつシミュレーション互換であり、ビヘイビア、RTL、ゲートの各レベルで検証を高速化可能です。
Incisiveシミュレータと同等の使い易さ、精度、コントロール、観測性で、検証時間の短縮を可能とします。シミュレーションとアクセラレーションのHot-Swap切り替え機能により、シミュレーション実行時に必要に応じてアクセラレーションと切り替えて使うことも容易です。サブシステムからSoC全体まで、シミュレーション・アクセラレーションとエミュレーションが可能です。
検証計画作成から収束まで自動化しガイドします。SystemVerilogとe の機能カバレッジ機能を含みます。
メソドロジは、機能検証における検証計画作成、その実施、そして収束させるための方法論を提供するものです。ケイデンスの"検証計画から検証収束までのメソドロジ"と統合された機能検証キットは、IPからSoCレベルまで、総合的で、実行可能、現実的な設計と検証環境を提供し、先進的検証フローの適用をサポートします。
ベストプラクティスと最適化された手法のシステムとして検証の舵取りをします。自動化された実行可能な検証計画の作成から、システムレベルの検証収束の達成まで、検証プロセス全体にわたっています。
標準ライブラリや実証されたメソドロジにより、真のSystemVerilogインターオペラビリティを促進します。プラグアンドプレイの検証IPの開発と使用を容易にします。