Logic Design

コンストレイト・デザインと検証

タイミング制約はチップを設計する上で最も重要となる最適化や解析に必要不可欠なものですが、制約の作成はいまだほとんど人手に頼り、エラーの入り易いプロセスのままです。ケイデンスのソリューションは制約の設計、検証、例外の生成を自動化し、設計の生産性と品質を向上させシリコンが意図している通り機能することを保証します。