Logic Design

等価性検証

設計チームはRTLがシリコンになるまでの過程で、数多くの複雑な変更に対処する一方、RTLが仕様に従って動作することを保証しなければなりません。等価性検証はフォーマルな手法を用い、変換されたネットリストが基準になるRTLもしくはネットリストと機能的に等価であることを網羅的に検証します。ケイデンスの等価性検証テクノロジは完全にインプリメンテーションのアルゴリズムと独立しており、擬似エラーをなくし、チップの実装時に挿入される恐れのあるバグを完全に検出します。