Home > 製品情報&ソリューション > Logic Design > ENCOUNTER TRUE-TIME ATPG

  • Contact
  • Print

ENCOUNTER TRUE-TIME ATPG

PDF 英文データシート

Encounter True-Time ATPGは、高性能な自動テストパタン生成（ATPG) エンジンを持ち、最高品質のテストを提供します。複雑な製造上の欠陥に対する高い故障検出率とパテントを取得している「パターン・フォルト」技術をベースにした高品質なテストを提供します。

Encounter True-Time ATPGは、トポロジカルな Random Resistant Fault Analysis (RRFA) および Deterministic Fault Analysis (DFA) による自動化されたテスト・ポイント挿入 (TPI) 技術を組み合わせることにより、従来の手法に比べ故障検出率を向上させます。RRFAは検出率、パターン数およびATPGの処理時間を、DFT設計の早い段階で最適化するために用いられます。DFAは、より品質の高い要求を満たすためにスキャン化されたネットリストを対象に検出率を向上させる目的で用いられます。

トランジション・テストにおいて、Encounter True-Time ATPGは、タイミングエンジンを搭載しており、回路のタイミング情報（SDF）もしくはタイミング制約（SDC)を用い、タイミングの正確なテストを生成します。これには、faster-than-at-speedテストも含まれており、ディープサブミクロンのデザインプロセスの特徴である微小遅延故障を見つけることができます。
これらのタイミングを考慮したパターンは、OPCG（On Product Clock Generation)を使うことで、PLLなどの内部発生クロックによるat-speedでのトランジションテストを可能にします。

Encounter True-Time ATPGは、オン・チップの圧縮回路（MISR, XOR やハイブリッド）によるインテリジェントなATPGを行い、フル・スキャン・モードの高い検出率を維持しつつ、テスト時間を短縮するためのパターンを生成します。さらに、パワーを考慮し、製造テストにおける電力消費を有効に管理・削減させることもできます。

利点

・ 高品質なシリコンの提供（市場不良の削減は従来比2-4倍の実績）
・ 独自のパターンフォルト・モデリングとシーケンシャルATPGのアルゴリズムによる優れた検出率
・ Random Resistant Fault Analysis (RRFA) もしくはDeterministic Fault Analysis (DFA)を用いたテスト・ポイントの挿入（TPI）手法による検出率の更なる最適化
・ Encounter RTL Compilerの統合環境による生産性の向上
・ 高性能なモデル生成および故障シミュレーションエンジンによる優れた処理速度
・ パターンのコンパクト化と圧縮技術により、フルスキャンモードの高い検出率を維持しつつ、テスト時間を削減
・ JTAGで制御された高い圧縮技術による省ピンテストを実現
・ 省ピンテストはI/Oテストにも対応
・ サインオフレベルの消費電力計算処理を行うEncounter Power Systemとリンクしたパワー解析フロー
・ 製造テストにおける電力消費を管理するために、回路のスイッチング・アクティビティを削減
・ IR-Drop（電圧降下）による擬似不良の発生を抑制
・ 回路図ビューワおよびシーケンス・アナライザなどの強力なインタラクティブGUI環境
 

Encounter Testファミリによる完全なRTL-to-Siliconのテスト環境

お問い合わせ先

上記内容に関するお問い合わせはこちらよりお願いいたします。