Logic Design

フォーマル解析

製品の品質を向上させる一方で設計と検証にかかる時間を短縮するために、アサーションを使ってRTLの機能の正しさを検証するフォーマルな手段が必要になり、これはテストベンチ・シミュレーションの必要性を回避します。ケイデンスのフォーマル解析テクノロジが、テストベクタを用いずにアサーションベースの手法をサポートし、予測可能なRTLブロックの開発成果を提供することにより、設計チームはテストベンチ・シミュレーションの何ヶ月も先を行くことができます。