Home > 製品情報&ソリューション > Logic Design

  • Contact
  • Print

Logic Design

Logic Design

Products

News & Articles

Resource Library(英語サイト)

Community(英語サイト)

Customer Success(英語サイト)

US Site

チップ・プランニング

コンストレイト・デザインと検証

論理合成

等価性検証

低消費電力検証

Engineering Change Order (ECO)

テスト

スタティック・タイミング解析

フォーマル解析

テストベンチ・シミュレーション

設計と検証IPのモデリング

検証マネージメント

論理合成

与えられたRTLから性能、電力そしてエリアの最適なバランスを得ることは、ますます複雑な作業になってきており、特にレイアウト時の配置や配線など不確定な多くのインプリメンテーションのオプションが与えられたとき、さらにその複雑さは増します。ケイデンスのグローバル論理合成は、新しいアルゴリズムとアプローチを提供し、これら複数のそして時に相反するゴールの達成にかかわる複雑なトレードオフ作業を自動化します。

Encounter RTL Compiler

性能、エリア、電力、そしてシグナル・インテグリティを同時に最適化できる環境を提供します。特許を取得したユニークなグローバル・フォーカス・アルゴリズムと、物理設計を考慮した配線予測により、短TATで高品質な合成結果を実現します。

詳しくは

Cadence Low-Power Methodology Kit

低消費電力のテクニックの導入を容易にし、利用する上での各種情報・ノウハウを提供します。フロントからバックまでの完全なメソドロジ、ベストプラクティス、チェックリストそしてリファレンス・フローを提供し、低消費電力設計フローの導入のリスクをなくします。

詳しくは(英語サイト)