Home > 製品情報&ソリューション > Logic Design
積極的な消費電力削減テクニックの採用は、インプリメンテーションの工程で論理的、もしくは構造的な変更が必須であり、デザインの機能に影響を与えます。ケイデンスの低電力検証テクノロジはフロー全体を通して適切な低電力化のためのロジックや構造を保証すると同時に、すでに製品で実証されているCommon Power Format (CPF)を使って早期の電力仕様の検証を可能にします。
等価性検証と低電力設計のための機能検証を組み合わせ、フルチップでの機能、及び構造検証を可能にします。
低消費電力のテクニックの導入を容易にし、利用する上での各種情報・ノウハウを提供します。フロントからバックまでの完全なメソドロジ、ベストプラクティス、チェックリストそしてリファレンス・フローを提供し、低消費電力設計フローの導入のリスクをなくします。
お問い合わせ
