Home > 製品情報&ソリューション > Logic Design
急激に複雑化する設計により、先進の電力マネージメント技術や、その他の最新技術が組み合わされ、ナノスケールのシリコンに対し適切なテストベクタの生成が困難になってきています。ケイデンスのDFTとATPGテクノロジは、タイミングと電力を考慮しながらDFTの挿入と自動テストパターン生成を可能にし、スケジュールを短縮すると同時に、テストカバレッジの向上と製品の高品質化を実現します。
消費電力を考慮したテストパターン生成、およびフルチップ・テストの仕様作成、入力、そして検証のための統一されたメソドロジを使い、デザインチームがテストのコストを最小化する手助けを行います。
特許を取得したパターン・フォルト・テクノロジによる欠陥ベースのモデリング機能を提供します。縮退や遷移フォルト・モデルのサポート、またタイミングや電力を意識したATPGエンジンを提供し、微小遅延の欠陥を検出します。
低消費電力のテクニックの導入を容易にし、利用する上での各種情報・ノウハウを提供します。フロントからバックまでの完全なメソドロジ、ベストプラクティス、チェックリストそしてリファレンス・フローを提供し、低消費電力設計フローの導入のリスクをなくします。
お問い合わせ
