Home > 製品情報&ソリューション > Logic Design

  • Contact
  • Print

Logic Design

Logic Design

Products

News & Articles

Resource Library(英語サイト)

Community(英語サイト)

Customer Success(英語サイト)

US Site

チップ・プランニング

コンストレイト・デザインと検証

論理合成

等価性検証

低消費電力検証

Engineering Change Order (ECO)

テスト

スタティック・タイミング解析

フォーマル解析

テストベンチ・シミュレーション

設計と検証IPのモデリング

検証マネージメント

テストベンチ・シミュレーション

検証は時として今日の高度に集積化されたエレクトロニクス・システムやチップを送り出すときにボトルネックになることがあります。ケイデンスのテストベンチ・シミュレーション・ソリューションは総合的な"プランから検証収束までのメソドロジ"を最先端のプロセス自動化と組み合わせ、個々のブロックからフルチップまで、さらにはプロジェクトレベルまで、検証を簡単化し高速化します。

Incisive Design Team Simulator

SystemVerilogを含め多言語の完全なシミュレーションをサポートします。幅広いカバレッジ(コード、ファンクショナル、トランザクショナル)とHDL解析機能を提供します。

詳しくは(英語サイト)

Cadence Low-Power Methodology Kit

低消費電力のテクニックの導入を容易にし、利用する上での各種情報・ノウハウを提供します。フロントからバックまでの完全なメソドロジ、ベストプラクティス、チェックリストそしてリファレンス・フローを提供し、低消費電力設計フローの導入のリスクをなくします。

詳しくは(英語サイト)