Manufacturability Signoff (DFM)

故障解析

先端のテクノロジ・ノードにおけるデザイン・プロセスでは互いに微妙に影響し合い、歩留まりの損失が次第に大きな課題になってきています。歩留まりの損失にかかわる設計レイアウトのトポロジを正確に特定します。ケイデンスのSilicon diagnosticsテクノロジは90nmやそれ以降のプロセスで製造されるデバイスの歩留まりの早期立ち上げをサポートします。設計者は何百という欠陥をすばやく分析し、システマティックな歩留まりロスの要因を特定し、ネットリストやレイアウトで欠陥のある箇所を正確に位置づけ、デザインを最適化し最も高い歩留まりを保証します。