

Virtuoso Spectre GXL

Spectre GXL は、Spectre XL に採用されているターボ・テクノロジーを、膨大な受動素子を含んだアナログ/RF 回路にも適用可能にしました。従来のハーモニック・バランス、シューティング・ニュートンやエンベロープ解析テクノロジーを越える性能の改善を可能にしました。さらにこのターボ・テクノロジーに融合された先進の RC リダクション・テクノロジーによりポスト・レイアウト回路シミュレーションの大幅な性能向上を可能にしました。

Spectre GXL の特徴

- 先進の RC リダクション機能のサポート
- 膨大な受動素子を含んだ Analog/RF 回路に対応
- 精度と速度を両立したシミュレーション

Virtuoso Accelerated Parallel Simulator

Virtuoso Accelerated Parallel Simulator (APS) は、Virtuoso Multi-mod Simulation プラットフォームのマルチ CPU 対応の新しい分散シミュレーション・テクノロジーで、シングルスレッドおよびスケーラブルなマルチスレッドで著しいパフォーマンスの向上を可能にします。今までの Spectre シミュレータの精度とユース・モデルを継承し、大規模化、複雑化するアナログ、ミックスシグナル、サブシステムのトランジスタ・レベル検証を高速化します。

APS の特徴

- 新規開発のエンジン、既存のケイデンス・テクノロジーとの親和性
- シングルスレッドおよびスケーラブルなマルチスレッドでの著しいパフォーマンス向上
- デバイス・モデル演算および回路行列の解
- キャパシティの飛躍的な向上
- Virtuoso Spectre 回路シミュレータと等しい精度
- Virtuoso Spectre 回路シミュレータと同じ使い勝手

Virtuoso UltraSim L

UltraSim は、メモリ/デジタル回路/ミックスシグナル SoC 等の大規模回路に対応しながら、SPICE と同等の精度を持つ高速回路シミュレータです。

UltraSim L の特徴

- SPICE に比べ 10~1000 倍のオーダーでシミュレーションを高速化
 - 計算速度と精度 (SPICE に対して 1%以内) のトレードオフを指定可能
- 大規模回路対応
 - ギガバイト DRAM のような大規模回路に対応
- シングルタスクによるフラット/階層トランジスタレベル・シミュレーション
 - 大規模対応と高速処理を実現する adaptive hierarchy-compactation 手法を用いた階層シミュレーション
 - メモリ、ミックスシグナル・ブロック、大規模デジタル回路のシミュレーション
 - フルチップや SoC の動作検証
- 多種メモリに対応
 - DRAM, SRAM, Flash
- トランジスタ・レベルのサインオフ・ツールとしての精度
 - タイミング
- C レベル・インターフェース (UCI) による独自モデルの定義
- UltraSim model インターフェース (UMI)、UltraSim reliability インターフェース (URI) を用いたモデルの定義
- 入出力データ
 - 入力 SPICE/DSPF/SPEF/VCD/Digital vector
 - 出力 SST (2 SignalScan), PSF, Measurement (t .mt0)
- Virtuoso Analog Design Environment への統合
- Verilog-A 記述のサポート


Virtuoso UltraSim XL

UltraSim XLは、UltraSim Lの特徴に加え、ノイズ、パワー、信頼性(HCI; Hot-Carrier Effect / NBTI: Negative Bias Temperature Instability)といったディープ・サブミクロン(DSM)で重要とされる問題を解析することを可能にした Fast Spice シミュレータです。


UltraSim XL の特徴

- デジタル回路の高速機能検証用の DX モード
- 高周波回路のシミュレーションを高速化するエンベロープ解析
- 回路のダイナミック/スタティックなチェック機能
- トランジスタ・レベルのサインオフ・ツールとしての精度
 - パワー、ノイズ、
- ポスト・レイアウト解析
 - 寄生の階層ステッチング
 - 高精度寄生リダクション技術
 - 信頼性解析
- IR drop & Electro-Migration 解析
 - パワーグリッドの問題点を確認
 - ビアの不足、細い配線など
 - シミュレーションによるアプローチで IR drop を検出
 - QRC extraction と Ultrasim のタイトな統合
 - プリ・レイアウトのシミュレーション設定、テストベンチの利用

- 信頼性シミュレーション
 - HCI/NBTI の検証(経年劣化シミュレーション)




ポスト・レイアウト解析



Areas of chip with higher risk of IRdrop / EM failure

IR drop & Electro-Migration 解析



信頼性シミュレーション・フロー