Home > 製品情報&ソリューション > IC Packaging and SiP Design
SiPの開発は、IC-Package間のインターコネクトの接続ストラテジに基づくべきで、ICチームと直接コ・デザインを行なう必要があります。ケイデンスのソリューションはI/Oの最適化、トレードオフ・シミュレーション、そしてコンストレイント・ドリブンの開発を提供します。
設計の最初の段階で実現される最大の機能と性能を確認することができます。様々なトレードオフを評価し、ICのI/Oパッドリング/アレーのコ・デザインを最適化します。
制約／ルールズ・ドリブンのサブストレート・レイアウトと、インターコネクト設計の完全な環境を提供します。3D のDieスタック/編集機能や総合的なサブストレートのDFM機能が含まれます。
SPICEベースのシミュレーションと、組み込まれ統合されているサードパーティの3Dフィールドソルバを使い、デジタルのSI解析とインターコネクト・モデル抽出が統合されています。ダイtoダイやサブストレートの相互接続のインタラクティブな編集を可能とします。
お問い合わせ
