Home > 製品情報&ソリューション > RF Design
RFデザインで重要度の低い箇所を自動化することにより、設計者はデザインの重要な箇所の設計に専念できるようになります。ケイデンスの回路設計ソリューションは設計の意図をすばやく正確に入力することができるようにし、これは設計の意図を回路図内で自然に流れるようなやり方で取り扱うことを含んでいます。この最先端の、寄生RCを意識した環境を使って、設計者はアナログ、RF、またはミックスシグナルの多くの相互依存を視覚化し理解することができ、選択されたパッシブコンポーネントを生成し検証することができます。
洗練されたコンポーネント・ライブラリを含む、高速で柔軟なデザイン・エントリ。
システム設計からテープアウトまでのRFICデザインフローをRFアプリケーションで代表的なデザインと共に実証された、検証済の手法のパッケージを提供。
今日の最先端のLSI設計は、高速で信頼できるシミュレーションとRFと高速の集積回路の解析を必要としています。ケイデンスのRF ブロック・シミュレーション・テクノロジはRFデザインの全ての領域に対応できるマーケットで唯一のRFシミュレータですす。これは周波数ドメインのハーモニックバランス・エンジンを高ダイナミックレンジのRF 回路の高速で正確なシミュレーションに提供し、非線形の強い回路には最適化され特許化されたタイムドメイン・シューティング・アルゴリズムを使います。
業界標準の高速で正確なカスタムIC設計検証環境。
技術的に最も難しいアナログやミックスシグナル回路に対しても、高速で正確なシミュレーションを可能にするシミュレータ。
デザインサイクルを通して体系化されたシミュレーションのために、業界の最先端シミュレーション・エンジンを統合した設計検証環境。
寄生RCはRFICの性能に最も影響を与えます。この傾向をさらに強めているのがレイアウトの高集積化で、カップリング、スキン効果、サブストレート効果、そしてレゾナンスのような高周波の影響を生み出します。ケイデンスのエレクトロマグネティックのモデリングと解析のソリューションは、RF設計者がIC製造プロセスのためにこれらの効果を正確にキャラクタライズできるようにし、これらはすべてシミュレーションへの経路を短縮し、デザインのターンアラウンドを加速する統合された設計環境の中にあります。
エンジニアは、システムレベル・デザインからポストレイアウト検証までの、サーキットシミュレーションをRFのシステムレベルやミックスレベルのベースバンド・デザインと統合する、完全なフローを必要としています。ケイデンスのテクノロジは柔軟なシステムレベルのシミュレーションをRFやデジタル。ブロックに提供し、RFブロックの検証をデジタル環境の中で行えるようにします。データフロー・シミュレータとのコ・シミュレーション機能は、理想的でない回路がシステム・アーキテクチャに与える影響をシステム設計者が調べられるようにします。
最先端のVirtuosoとIncisiveテクノロジをシングル・カーネルに統合した柔軟なミックスシグナル・シミュレータ。
RFデザインの実現には、エンジニアはデバイス、セル、そしてブロック・レベルで包括的なカスタム・ミックスシグナルとアナログ・デザインのサポートを必要とします。ケイデンスのレイアウト・ソリューションはカスタムブロックの開発を自動化し加速します。これらは、デバイス生成と編集、ブロック・フロアプランニング、自動配置そしてインタラクティブな配線などの最先端の機能を提供します。
ブロック開発を加速し、最先端のノードプロセスやデザイン・ルールの実施を容易にする自動化を含む、高速のフィジカルレイアウト。
レイアウト後、RF設計者はデザインに戻り寄生RCを抽出し、どこで寄生RCの影響が問題を引き起こすかを決定するためにもう一度シミュレーションを行わなければなりません。寄生RC抽出のケイデンスのソリューションにより、デザインにおける全ての寄生RCの影響の全体像を容易に把握することができ、リアルタイムでデザインルールの違反にフラグを立てすばやくそれらを修正することができます。
チップ全体の寄生RCをすばやく正確に抽出し解析します。タイミング収束を早め、より高い品質のシリコンを提供します。
今日の先進のテクノロジ・ノードでRFの設計ソフトウエアは、高い集積度で込み入ったチップのデータ容量や複雑度の課題と同様に、より微細なトランジスタやワイヤの課題を考慮しなければなりません。ケイデンスの製造性向上のソリューションは、マスク生成やチップがどのように作られるかの知識をデザイン段階に取り込むようにします。これは設計者がテープアウト前に製造へのサインオフを確実に提供しようとするときフィジカルな影響の補正を手助けをします。
最先端のテクノロジにおける複雑なデザイン・ルールのサポートを含む、高速のフィジカルレイアウトのマイグレーション・ツール。
ブロック開発を早め、最先端のノードプロセスやデザイン・ルールの適用を容易にする自動化を含む、高速のフィジカルレイアウト。
デザイン・ルールチェックやレイアウト対スケマティック検証を実行し歩留まりの高いカスタムIPを提供します。
お問い合わせ
