Home > 製品情報&ソリューション > System Design and Verification
10倍の生産性を得ようとする場合、より高い抽象度で設計を開始することが不可欠です。ケイデンスの高位合成は、人手設計に対して10%程度の工数で、高品質のRTLコードを自動生成します。
次世代高位合成のテクノロジにより、timedおよびuntimedのC/C++/SystemCから、合成可能なVerilogRTLを自動的に生成します。エリアとパフォーマンスの両面において最適化されたコードを生成します。
お問い合わせ
