Home > 製品情報&ソリューション > System Design and Verification
正しいシステム検証を行うためには、デザインで使用している特定のインターフェース・プロトコルに合致したスティミュラスを生成し、デザインの応答をチェックしなければなりません。また実際の動作状況でインターフェース・プロトコルをテストしなければなりません。ケイデンスの検証IPを利用することで、アクセラレーションとエミュレーションの両方に用いることのできる、漏れのないシステム検証環境をすばやく構築することができます。
System-level verification IP 詳しくは（英語サイト） Memory models for emulation 詳しくは（英語サイト）
フルスピードで動作しているデバイスが、エミュレーションのスピードで動作しているデザインと直接インターフェイスできるようにします。実際の動作条件でインサーキット・エミュレーションをサポートします。外部ソースからのスティミュラスと応答をデザインの正しさを調べるために利用できるようにすることで、システム設計のリスクを減少させます。
先進的なテストベンチ、抽象度の高いテストベンチのためのトランザクションベース・アクセラレーション、フォーマルやシミュレーション、またアクセラレーションで利用可能なブロックレベル検証のためのアサーションベースVIP、そしてエミュレーションとインサーキット検証をサポートします。複雑なプロトコル(PCI Express、 AMBA、 USB、 OCP、 Ethernet その他) に幅広く利用可能です。OVMに準拠しさまざまなIEEE標準言語をサポートします。
お問い合わせ
