Home > THE SOUND OF CADENCE > SOC70 > 低消費電力設計向けフロント・エンド製品新機能
低消費電力設計向けフロント・エンド製品新機能
| Encounter digital IC design platformは、低消費電力設計の生産性向上を図るために検証、RTL設計、インプリメンテーション、そしてサインオフ解析まで多くの優れたテクノロジを提供しています。ここでは、フロント・エンド製品のキー・テクノロジであるEncounter Conformal Low PowerおよびEncounter RTL Compilerの新機能についてご紹介します。 |
| Encounter Conformal Low Power |
| Encounter Conformal Low Powerは、低消費電力向けに最適化された数百万ゲート規模のデザインをテスト・ベクタでシミュレーションすることなく、検証とデバッグを可能にします。低消費電力に関する業界標準の等価性検証に加え、構造検証と機能検証を組み合わせ、優れたパフォーマンス、機能、使いやすさを提供します。 |
| Power Intentの概要 |
| Common Power Format（CPF）言語を使用することにより、設計者は、論理検証やインプリメンテーション・フローを通して、ライブラリ、デザイン、インプリメンテーション（実装）を意識した低消費電力設計のための一貫したスペック（仕様）を記述することが可能となります。 |
| ● | 消費電力を意識したスペック |
| ライブラリ・スペック：アイソレーション・セル、レベル・シフタ、ステート・リテンション・レジスタ、スイッチ・セル、ＩＰマクロなどのような低消費電力を有効にするためのライブラリを定義します。 | |
| デザイン・スペック：ICデザインを固有のパワー、グランドネット（パワー・ドメイン）ごとにグループ化してどのように設計をするかの仕様です。また、関連したグループ同士（パワー・モード）の動作構成の定義も含んでいます。 | |
| インプリメンテーション（実装）スペック：意図した消費電力設計の実装を行うためや、さらに異なるパワー・ドメインを跨ぐ信号に関わる電気的な問題を防ぐために、論理合成や配置・配線ツールが扱う低消費電力用ライブラリの仕様を定義します。 |
| Power Intentの記述に伴う課題 | ||
| 低消費電力設計における仕様を記述するためにテキスト・エディタが一般的に使用されますが、言語を正確に習得するには多くの時間がかかり、また間違いも起こしやすいものです。設計目標を正確に、かつ完全に実現させることは非常に困難です。特に多くのパワー・ドメインやパワー・モードを有するデザインに対して、アイソレーション・セル、スイッチ・セル、レベル・シフタなどを挿入するルールを定義することは大変手間のかかる作業です。そこで、設計仕様を記述する上で、オーサリングや検証による手助けが必要となってきます。 Encounter Conformal Low PowerのPower Intent Architectは、人手による手間、誤りを削減するためのＧＵＩベースのオーサリング、編集環境を提供し、正確でかつ網羅的なCPFを生成することを容易にします。 |
||
|
| Encounter Conformal Low PowerのPower Intent Architectの特徴 | ||||||||||||||||
|
||||||||||||||||
|
| Encounter RTL Compiler |
| Encounter RTL Compilerは革新的なアルゴリズム「グローバル・フォーカス・マッピング」を採用し、効率的なデータ構造、および最新のプログラミング技術の組み合わせにより、大規模、高機能デザインに対して、パフォーマンス、エリア、パワーの最適化、およびフィジカル・インプリメンテーション後に最高品質が得られるような論理合成結果を提供します。 |
| マルチ・サプライ マルチ・ボルテージ（MSMV）デザインの課題 |
| クティブなロジック部のスイッチング・パワー削減のための有効な手段の一つに、電圧を下げる方法があります。しかしながら、これによりパフォーマンス低下を引き起こします。従来のボトムアップの手法では、パフォーマンスを満たしつつ電圧を下げることができる条件を見つけることは、困難でかつ時間のかかる作業でした。Encounter RTL Compilerの新機能は、その課題を解決するための手法を提供します。 |
| Encounter RTL Compiler Design Exploration |
| Encounter RTL CompilerはMSMVデザインに対して、トップダウンでパワー・ドメイン間も最適化します。電圧レベルの組み合せすべてを自動探索し、各シナリオにおけるパフォーマンス・パワー・エリアを提供します。 |
| Exploration（探索）テクノロジ |
| Encounter RTL Compilerは、独自のグローバル合成アルゴリズムにより、従来のインクリメンタル中心の合成技術に比べて、合理的に高精度な見積り結果を提供します。キャパシティの高さ、およびスーパー・スレッドを組み合わせることで、探索を行う上で十分な精度を確保しつつ、高速にチップ・レベルの見積りを行うことができます。MSMVにおける自動的かつ素早い探索技術により、パフォーマンス、エリア、パワーのバランスの取れた、設計者の期待に応える結果を提供します。 |
| Design Explorationメソドロジ | ||
| Design Explorationを行う上で必要な入力情報は、MSMV合成を行うために必要な入力と同一です。タイミングの見積りに必要なRTL、タイミング制約に始まり、ターゲット・ライブラリはそれぞれの電圧レベルにおいてキャラクタライズされている必要があります。このフローは、スイッチング・パワーを読み込むことが可能で、正確なアクティビティを与えることにより、より高精度な結果を導くことができます。最後に、CPFはライブラリ指定のために必要になります。パワー・ドメインの定義、電圧レベル、レベル・シフタ・ルールなどはすべて探索用コマンドからの入力になります。例えば、あるブロックに対して0.8v、0.9v、1.08vを試したい場合、0.8から1.08の範囲を指定することになります。より高い２つの電圧レベルのみ探索させるには、0.9から1.08の範囲を指定します。 | ||
|
||
| 実行はパラレルに複数のホストで行え、結果は１つの表でレポートされます。ある特定のシナリオにて詳細な情報を取得したい時のために、詳細レポートもシナリオごとに用意されます。実行の最後に、シナリオごとにフル合成のスクリプトも出力されます。これによりEncounter RTL Compilerのフル合成を通して、必要であれば配置までのベストなシナリオを提供します。 |
| まとめ |
| Encounter Conformal Low Powerは消費電力を意図したオーサリング、妥当性チェック、インポートおよびエクスポート機能、消費電力を意図したCPFを使った低消費電力デザインの検証を行うための最も包括した環境を提供します。そして、Encounter RTL Compilerの新しいDesign Explorationは、素早い探索技術により、パフォーマンス、エリア、パワーのゴールに対してバランスの取れたMSMVデザインの収束に貢献できるユニークな機能です。 |
| カスタマ・プラットフォーム・マーケティング部 鈴木 雅晴 |
お問い合わせ
