THE SOUND OF CADENCE Vol.71 (January 2010)

ケイデンスとファウンダリ企業との協業がもたらす量産までの最短の道

30年以上もの間、エレクトロニクス各社は、多くの新製品を開発、設計、新技術を導入して製造をしてきました。その間、急速な技術革新により、大型コンピュータ／パーソナル・コンピュータ、通信、携帯電話、ゲームが生み出され、今日ではこれら3つを組み合わせた製品が家電などに応用され、数多くの魅力的な製品が生み出されて、人々の生活に彩りを添えています。 iPhoneやBlackberry、ネットブック・コンピュータなどの携帯機器は、世界中の人々に使用されています。こういった流れは経済構造をも変えてきました。つまり、１社だけでなく、いくつもの会社が協力しあい、関わりあって、製品開発から製造、市場に至るサプライチェーンを構成していかなければなりません。これはあたかもリレー競技（駅伝）のようです。一人のランナーだけでは早く、しかも長く走り続けることはできません。幾人かのランナーが力を合わせ、ゴールに向かって走りきる必要があります。

IDMs vs. Asset-Light Corporations

1980年代から90年代にかけて、大手のエレクトロニクス会社は、自社で研究開発部門と製造部門を持っていました。このため多額の研究開発費、製造設備投資費が必要でした。多くのIDMメーカーは、独自の技術を応用した半導体製品を独自の製造技術などによって差異化を図り、利潤を得てきました。 大手ファブレス会社の1つであるQualcomm社は、いち早くファウンダリ・メーカーの利点を見出し、TSMC社などと協力することにより、ファブレス会社とI DM各社にある製造技術や量産対応のギャップをなくすことに成功しました。 図1は、各設計ノードにおけるQualcomm社とIDM各社との間にみられた量産展開までのギャップ（遅れ）の推移を示しています。130nmでは2年もあったギャップが、65nmでは6ヶ月に短縮され、45nmでは3ヶ月になろうとしています。これはIDM各社が持っていたアドバンテージがだんだんと少なくなってきていることを示します。いい換えると、ファブレス会社にとって、製造工場を持たないことが、早期量産展開を考えた場合でもそれほど不利ではなくなってきたことを意味しています。

図1：ファブレスとIDMのギャップが接近

この戦略の成功の鍵となる要因の1つは、設計ルール、寄生抽出、タイミング・物理モデルなどの製造モデリングをいち早く、正確に利用できることです。これらの領域において、ケイデンスはファブレス会社のデザイン・パートナーとして協業しています。/td>

ケイデンスのエコシステムの考え方

ケイデンスは、多くの半導体会社の主要なデザイン・パートナーとして、ファウンダリ・メーカー、IPサプライヤー、EDAツール・サプライヤーから成るエコシステムの中で、大変重要な役割を果たしています。 日本においては、半導体設計会社とピュア・ファウンダリ・メーカーとの協業はまだ比較的新しい戦略です。ここで、ケイデンスのファウンダリ・サポートについご説明いたします。 ケイデンスは、先端ファウンダリ・メーカーと協業し、包括的なデザイン・キットを構築、提供し、先端プロセスを含めたすべてのプロセス・ノード向けリファレンス・フローをサポートしています。この協業により、設計者はケイデンスのデジタル/カスタムICデザイン・プラットフォームを用い、フィジカル・インプリメンテーションまでの効果的な設計フローを構築することができます。 ケイデンスは、TSMC社、Common Platform（チャータードセミコン社、IBM社、Samsung社）、UMC社、Global Foundries社と協業しています。今後もケイデンスは、長期的な視野に立ち、ファウンダリ・メーカー各社との積極的で緊密な関係を構築していきます。また、ファウンダリ・メーカーにおけるライブラリーやIPの設計、デザイン・サービス、製品設計サポートを通じ、共通のお客様における設計環境の構築をサポートします。

TSMC社との協業

以下にケイデンスとTSMC社との共同開発作業の実例をいくつか挙げてみました。と、ファブレス会社にとって、製造工場を持たないことが、早期量産展開を考えた場合でもそれほど不利ではなくなってきたことを意味しています。

・	ルール・デック、テクノロジ・ファイル、モデルなどの共同開発および検証
・	デジタル設計リファレンス・フローの構築
・	RFリファレンス・デザイン・キットの構築
・	モデルベースの電気、物理、製造性検証ツール認証作業
・	OATechDBを用いたテクノロジ・ファイルなどの標準化作業
・	先端プロセス設計における共通顧客サポート

図2：TSMCリファレンス・フロー10

TSMC社は、ケイデンスとの協業により2009年7月にリファレンス・フロー10と、特殊な機能を持ったRFリファレンス・デザイン・ キットをリリースしました。図2に示したように、TSMCリファレンス・フロー10は、3つのユニークな特徴を持っています。

1.	ケイデンス設計ツールにインテグレートされたDFMソリューション
2.	量産で実証されたケイデンスのLow-Power Solution
3.	3Dデバイスを含むSIP設計技術

図3にMixed-Signal/RFリファレンス・デザイン・キットの概要を示します。 このキットには以下の特徴を含んでいます。

●	段階的なデザイン・チュートリアル
●	デザイン・フローとメソドロジの紹介
・	システム・モデリング
・	回路ブロック・テストベンチ
・	AMS挙動モデル
・	RLCk寄生的抽出
・	高速クローズ・ループ・シミュレーション
●	リファレンス・デザイン・データベース（schematic、GDS、simulation test benches、etc.）
●	シリコン・テストレポート
●	TSMC 65nmRF PDK
●	リリース・ノート（ツール、ハードウェア・スペックなど）

図 3：TSMC MS/RF リファレンス・デザイン・キット

Common Platformとの協業

ケイデンスは、Common Pl atformと、32/28nmプロセス向けデザインについて協業を行っています。すでに3種類のテストチップ設計を行い、

・	CMPモデリング
・	デバイス、配線におけるシステマティック・ランダムばらつきのモデリング
・	複雑な設計ルールと高周波配線に対応

を達成しました。デバイス特性や配線のばらつき要因を捉え、同時にリソ、温度、応力、近接効果、配線層形成など、製造に起因する影響をも捉えます。そして、ケイデンスのEncounter Digital Implementation Systemにシリコン製造で精度確認されたDFMを適用し、最適化を行うことができる包括的なフローを構築します。

UMC社との協業

ケイデンスは、UMC社の40nmプロセス向けにCPFベースの低電力技術・DFM考慮設計、検証、インプリメンテーション・ソリューションを提供します。

●	40nm SoC設計向けUMC－ケイデンス デジタル・リファレンス・フローを提供。階層的な設計手法により、タイミング、パワー、DFMなどの問題に対処
●	ケイデンスの物理検証ツールPhysical Verification System（PVS）の90nmプロセスでのサインオフ認証（65nm、40nm認証作業 進行中）

また、0.18μ mixed-mode（MM）デザイン・キットを用いVirtuosoカスタムIC設計プラットホームをベースにしたアナログ・リファレンス・フローを開発し、今日の複雑アナログ・ミックスシグナル設計を容易に進めることができます。これらのソリューションにより、生産性の向上、リスピンなど設計リスクの低減、および製品の市場投入期間の短縮に寄与しています。

GLOBAL FOUNDRIES社との協業

GLOBAL FOUNDRIES社では、45nm以下のプロセス技術をターゲットとした設計、検証、製造向けにケイデンスの包括的な技術が採用されています。また、ケイデンスのサービス部門はGLOBAL FOUNDRIES社と協力をして、お客様をサポートするための特別な設計フローを構築する予定です。

まとめ

ケイデンスは、ファウンダリ・メーカーとの積極的な協業により実証された設計環境を共通のお客様に提供し、お客様のテープアウトの成功と量産化までの期間短縮に大きく寄与します。ケイデンスは、65nm以上のプロセス・ノードでも、45nm以下の複雑な大規模なSoCでも、さらにはアナログやミックスシグナル・デバイスでも、製造パートナーであるファウンダリ・メーカーと協業し、お客様のビジネスの成功を支援します。なぜならお客様の成功こそが、ケイデンスの成功だからです。

カスタマ・プラットフォーム・マーケティング部 　横山　和男