Home > THE SOUND OF CADENCE > SOC72 > MEMS設計ソリューションのご紹介

  • Contact
  • Print

THE SOUND OF CADENCE Vol.72 (June 2010)

MEMS設計ソリューションのご紹介

ここ数年、MEMS（Micro Electro Mechanical Systems：メムス）市場が伸びています。2010年には、世界で100億ドル規模の市場になると予測されています。特に自動車や情報機器関連分野での需要が拡大すると見られており、アプリケーションとしては、センサー、RF部品、オプティカル部品がトップ3とされています。製造技術の進歩と共にどんどん部品のスケールが小さくなり、さらに半導体製造技術を流用することで微小に製造できるようになってきたことから、近年ではこれら微細な機械系部品をMEMSと呼び、電気回路と同じシリコン基板上に形成したり、マルチチップ化することが可能となってきました。
このような状況になると、MEMSと制御回路を取り扱える統合設計環境のニーズが生まれてきます。これまでは、MEMSと制御回路の設計を個別に行なう設計スタイルだったため、試作前に十分な検証ができず、結果として回路/MEMS共にリスピンが多くなりがちでした。もし業界標準として使用されているケイデンスのアナログ回路設計環境Virtuosoプラットフォームの上でMEMSデバイスを扱うことができれば、MEMSを含む回路の動作をシミュレーション検証することができ、設計精度を高めることができます。（図1）
図１：コンカレントMEMS設計フロー

現在、ケイデンスは3D構造解析ツールを提供していないため、MEMSツール・ベンダーのCoventor Inc.（Coventor社）とパートナーシップを結び、Coventor社のMEMS解析ツールMEMS+とVirtuosoを統合した設計フローを共同で開発しました。（図2）
図2：VirtuosoとMEMS+を統合した設計フロー

まずMEMS+上で、デバイスの3D構造を入力します。入力されたMEMSのデータは、Virtuosoの回路図シンボル、シミュレーション用ネットリスト、レイアウト用PCellに変換することができます。シンボルには、MEMSの電気的な入出力ポートに相当したピンが付加されています。このシンボルをVi rtuoso上に電気回路と共に配置/結線することで、制御回路とMEMSを含む全体システムが定義できます。
特性検証は、ケイデンスの回路シミュレータ、Spectre/UltraSimで行います。MEMSデバイスの入出力は、電気的パラメータだけではありません。加速度のような力学的なものも扱う必要があります。MEMS+から出力されたネットリストでは、非電気的パラメータを回路シミュレータが扱える形に内部で変換されています。そのため、回路シミュレーション結果を様々なドメインの値として読み取ることができます。またMEMSの物理パラメータをVirtuosoに引き渡すことができるため、物理寸法をスイープさせて解析を行うことでデバイス構造の最適化を行うこともできます。
さらに、シミュレーションした結果をMEMS+にバックアノテーションすることが可能です。これにより時間域でのMEMSデバイスの動作や特性をアニメーションで見ることができます。
PCellは3D構造を持つMEMSデバイスには必要ないかもしれませんが、回路部とMEMS部のスケール感を掴むために使用することができます。


このように、VirtuosoとMEMS+の統合環境により、電気回路とMEMSデバイスを合わせたシステムのシミュレーション検証を行うことができます。設計精度を高めることで、試作/リスピンを減らすことができ、設計工程の短縮が期待できます。
VirtuosoとMEMS+を統合したMEMS設計環境は、7月22日、23日に明治記念館で開催される、DA SHOW/CDNLive! Japan2010でも紹介いたします。ご来場をお待ちしております。

テクニカル・フィールド・オペレーション本部
佐藤　伸久