Home > CDNLive Japan 2016

CDNLive Japan 2016

デジタルIC設計/サインオフ

11:20
|
12:00
A-1
テストコスト削減は設計コスト削減への近道
~ 新世代テストツール Modus Test Solutionのご紹介~
微細化が進み大規模複雑化するSoCでは、ATE(Automated Test Equipment)に費やす費用が年々増大し、その中でデジタル部のテストはトータルテスト時間の多くを占め、結果的にATEコストに多大な影響を及ぼします。
今年2月にアナウンスされましたModus™ Test Solutionは故障検出率やチップサイズに影響を与える事なくデジタル部のテスト時間を最大1/3 に短縮し、DFT論理の配線長を最大60%削減します。本セッションではModus Test Solutionの新しい技術とその特徴についてご紹介いたします。
 
日本ケイデンス・デザイン・システムズ社
フィールドエンジニアリング&サービス本部
デジタル インプリメンテーション
シニアテクニカルリーダー
有馬 真一
12:00
|
13:00
Lunch
13:00
|
13:40
A-2
IoT製品向けチップ試作におけるJoulesを用いた消費電力予測
~ RTLとLayout Netlistからのチップ実測値のパワー見積もり精度の紹介 ~
IoT製品向けに低消費電力要求が高まっており、試作の前段階で消費電力予測できることが期待されています。高精度な結果が得られれば、試作ウェハを用いた実チップ検証が削減でき、開発工期と費用を圧縮できます。
65nmCMOSプロセスで、パワー解析ツールJoulesを用いた消費電力予測を行い、チップ試作結果との良い相関が得られました。
本セッションでは、RTLとLayout netlistからの消費電力予測値とチップ実測値の比較結果について、ご紹介します。
 
ルネサス エレクトロニクス株式会社
生産本部 デバイス開発統括部 先端デバイス開発部 共通基盤技術課
技師
岡西 忍 氏
13:50
|
14:30
A-3
大規模化するSoC設計を最短で実現するためのSolution
~次世代シンセシスツールGenus Synthesis Solutionを用いた設計生産性向上への取り組み
昨今SoCの大規模複雑化が進み、今まで以上に難易度の高いデザインを、短期間で設計する手法が強く求められています。
今回、ケイデンス社の次世代シンセシスツールGenus Synthesis Solutionを利用し、大規模分散型並列処理アーキテクチャ等の新しい技術で、RTL合成段階における大幅な設計TAT削減と、高品質の設計を実現することが出来ました。
本セッションでは、弊社の論理/物理合成における生産性向上、QoR向上に向けた最先端の取り組みをご紹介いたします。
 
株式会社東芝 ストレージ&デバイスソリューション社
ミックスドシグナルIC事業部 設計技術開発部
塚原 一樹 氏
14:40
|
15:20
A-4
16FFCプロセス製品開発におけるケイデンス合成
~レイアウト高親和性による高パフォーマンス実現、及び、確実な低消費電力実現フローの確立
TSMCの最新16nmプロセスである16FFC製品開発において、Genus+Innovusと16FFCとの高い親和性により、16FFC性能を最大限発揮する事に成功し、更に、GUC独自技術とケイデンスとのコラボレーションにより、確実な低消費電力化を実現する設計フローの確立にも成功しました。本セッションではそれらの事例と効果をご紹介します。
 
Global Unichip Japan株式会社
CIDJ
副ディレクター 兼 DSセンター長
入江 和幸 氏
15:20
|
15:50
Coffee Break
15:50
|
16:30
A-5
東芝におけるモバイル向けメモリコントローラ設計でのパワー・面積削減の取り組み
モバイル向けメモリコントローラ設計においてチップの消費電力と面積が大変重要です。
今回、ケイデンス社の先端技術を駆使することで、従来手法に比べ配置・配線の領域を16%、消費電力を25%削減することができました。
本セッションでは、Innovus Implementation Systemを活用した、取り組みについてご紹介致します。
 
株式会社東芝 ストレージ&デバイスソリューション社
メモリ事業部 NANDシステム技術部 NANDシステム技術第四担当
スペシャリスト
和田 正典  氏
16:40
|
17:20
A-6
最先端のサインオフをTempusのコア・ソリューションで実現!
~ソシオネクストの設計事例~
プロセステクノロジの微細化が進む中、SoC製品を実現する上で、設計ツールの性能や品質が、重要な位置付けになっています。ソシオネクストは、ケイデンス社とのコラボレーションにより16nmプロセス向けに最新ツールのTempusおよびInnovusを活用して、効率的な設計環境を構築し、製品のサインオフを実現しました。本セッションでは、Tempusのコア・ソリューションを使った製品適用事例を紹介いたします。
 
株式会社ソシオネクスト
共通テクノロジ開発統括部 第三設計技術部
マネージャー
細野 敏克 氏

OPEN DEMO
デジタルIC設計、サインオフのデモを行います。詳細はこちらより
▲ページの先頭へ