MemCon Japan 2015

MemCon Japan 2015 >セッション概要


※11:55~17:45 展示をご覧いただけます。

10:00
|
10:10

ご挨拶

日本ケイデンス・デザイン・システムズ社 
社長 川島 良一

10:10
|
10:45

米国ケイデンス・デザイン・システムズ社
IP Group VIP Marketing
Sr Product Marketing Manager
Scott Jacobson

10:10-10:45

DRAM and FLASH memory industry trends

本講演では、DRAMおよびフラッシュメモリの両市場における技術トレンドおよびマーケティングのトレンドについて考察し、議論します。.トピックスとしては、技術動向、価格の変遷、需要と供給の推移および両マーケットの将来的な動向に言及します。


米国ケイデンス・デザイン・システムズ社
IP Group VIP Marketing
Sr Product Marketing Manager
Scott Jacobson
10:45
|
11:20

マイクロンメモリのトータルソリューション

マイクロン・ジャパン株式会社
CNBU/EBU Japan
ECO-system Marketing Manager 外山 大吾 氏
Senior Manager 朝倉 善智 氏

10:45-11:20

マイクロンメモリのトータルソリューション

マイクロンは、コンピュータ、ネットワーク、サーバアプリケーションからモバイル、組込み、家電、車載用、産業用といったに幅広いアプリケーションにおいて、高い信頼性を実現するために開発・設計・製造・テストされたさまざまなメモリ製品をご用意しております。
今回、汎用メモリ製品を御検討頂いている皆様を対象に、揮発性・不揮発性メモリ製品を取り巻く最新の市場環境と今後のトレンド、及びアプリケーションへの搭載がスタートした超高速DRAMソリューションであるHMC(Hybrid Memory Cube)を御紹介します。


マイクロン・ジャパン株式会社
CNBU/EBU Japan
ECO-system Marketing Manager
外山 大吾 氏
Senior Manager
朝倉 善智 氏
11:20
|
11:55

次世代SoC混載メモリ要件 – エンベデッドソリューションと、インタフェースソリューション

TSMCジャパン株式会社
Field Technical Support & Marketing
Senior Manager
小池 正博 氏

11:20-11:55
次世代SoC混載メモリ要件 – エンベデッドソリューションと、インタフェースソリューション

新しいSoCにより新たな用途が創出されるにつれて、SoC混載メモリ要件の範囲も広がりを見せています。TSMCは、数年前のシンプルなエンベデッドSRAMおよびSSTL I/O DRAMインタフェースから、今日および近い将来における幅広い組込み型、外付けソリューションのポートフォリオへの急成長を目にしています。

本プレゼンテーションでは、様々な用途セグメントとプロセスに向けに、TSMC OIPエコシステムが提供する幅広いソリューションについて説明します。

*エンベデットメモリ要件に対応する、SRAM、レジスタファイル、TCAMコンパイラ
*エンベデッド非揮発性メモリに対応する、ROM、eFuses、OTP、MTP、組込みフラッシュ
* 様々な外付けメモリに対応するPHYとコントローラ。DDR、LPDDR、Wide-IO、HBM、eMMC、UFSなど

プレゼンテーションでは、これらのソリューションを分類し、エンタープライズコンピューティング、モバイル、ウェアラブル、IoTデバイスにおけるメモリIPの使用例を取り上げます。これらの例にはTSMCの標準生産プロセス、標準メモリ内容、インタフェースなどが含まれます。


TSMCジャパン株式会社
Field Technical Support & Marketing
Senior Manager
小池 正博 氏
11:55
|
13:10

ランチ

※午前/午後のセッションを受講いただけるお客様には昼食をご用意しますので、ご登録時にお申し込み下さい。
13:10
|
13:45

LPDDR4 - it is not just for Mobile anymore

米国ケイデンス・デザイン・システムズ社
IP Group Design IP Marketing
Product Marketing Director
Lou Ternullo

13:10-13:45
LPDDR4 - it is not just for Mobile anymore

多くのコンシューマー製品の性能向上は、DDR3やDDR4など使用するDRAMに常に依存してきました。しかし、DDR DRAMの性能には限界があるという意見があります。この懸念から、HBMやHMCという非常に革新的なメモリアーキテクチャの開発が行われましたが、これらのアーキテクチャは複雑で、さらに複雑なメモリサブシテムにつながるため、コンシューマー市場の要求を満足しないかもしれません。もうひとつ別のソリューションとしてLPDDR4があります。モバイル市場に向けて開発されたものですが、DDR4を凌ぐ性能によりコンシューマー製品の要求を満たす可能性を秘めています。本講演では、DDR4とLPDDR4を比較しその類似性と相違点を対比し、LPDDR4デバイスがモバイル以外のコンシューマー市場の製品にもたらす価値を示します。



米国ケイデンス・デザイン・システムズ社
IP Group Design IP Marketing
Product Marketing Director
Lou Ternullo
13:45
|
14:20

Spansionが提供する次世代高速フラッシュ・メモリについて

Spansion Inc.
NOR Product Line Management
Senior Director
猪野 浩永 氏

13:45-14:20

Spansionが提供する次世代高速フラッシュ・メモリについて

フラッシュ・メモリ市場トレンドならびにアプリケーションサイドより高速リードのシステム要求は常に存在しています。その要求に答えるべく、デバイスのピン数削減と高速リード・スループットを両立するブレークスルーとして新開発された333MByte/sのリード・スループットを持つSpansionの次世代メモリインタフェースHyperBus。本講演ではHyperBusインタフェースならびにそのインタフェースを実装したHyperFlash / HyperRAMデバイスの機能・特長を概説します。


Spansion Inc.
NOR Product Line Management
Senior Director
猪野 浩永 氏

14:20
|
14:55

4K 60p HEVC Main10 profile を実現する高帯域・低電力ハイブリッドメモリシステムの開発

パナソニック株式会社
システムLSI事業部
主幹技師
山田 隆史 氏

14:20-14:55

4K 60p HEVC Main10 profile を実現する高帯域・低電力ハイブリッドメモリシステムの開発

メモリシステムへの高帯域・低消費電力化の要求は激しくなる一方です。映像分野はその最たる例であり、その中で我々はEnd-to-Endで4K 60p に対応したシステムLSIを開発しました。このシステムLSIでは33GB/sを超える帯域と2.5Wの低消費電力との両立が要求されます。このためにさまざまな帯域削減・Non-TSVパッケージ実装技術を確立し、WideIOとDDR3メモリからなるハイブリッドメモリシステムを開発しましたのでご紹介いたします。


パナソニック株式会社
システムLSI事業部
主幹技師
山田 隆史 氏

14:55
|
15:15
コーヒー・ブレイク
15:15
|
15:50

Role of Memory in the IoT Era

SK hynix Inc.
DRAM商品企画室
Youngmi Cho 氏

15:15-15:50

Role of Memory in the IoT Era

世界のIT産業はIoT時代を迎えて多様なConnected Deviceとそれらを繋ぐNetwork、またBigDataを収集と分析するCloud Data Centerなど、様々な分野で発展と進化が進んでいます。
Smart WatchをはじめWearable DeviceはSmall Form FactorとLow Powerが、NetworkはHigh BandwidthとReliabilityが、Data Center ServerはHigh Bandwidth、High Density、そしてLow Powerが要求されています。
DRAM Vendorはこのような業界の要求に合わせてLPDDR4,DDR4,HBMなど幅広いSolutionを提供し、次世代のNVMに対しての研究発展活動を持ってIoTの継続な発展に寄与できるMemory Solutionを着実に進めています。


SK hynix Inc.
DRAM商品企画室
Youngmi Cho 氏

15:50
|
16:25

DDRメモリバスの最新測定手法と勘所

キーサイト・テクノロジー合同会社
アプリケーションエンジニアリング部門 AE2部
アプリケーションエンジニア
依田 達夫 氏

15:50-16:25

DDRメモリバスの最新測定手法と勘所

DDRの高速化に伴い、DDR4/LPDDR4では新しいEyeパターンの解析手法など新項目が検討されております。
またDDRは常にプロービングポイントの問題がつきまとい、正確な評価にはノウハウが必要です。
このセッションではDDRの最新動向、観測点移動などの評価手法、電源周りの評価に最適な電源ノイズアナライザなど新製品もご紹介します。


キーサイト・テクノロジー合同会社
アプリケーションエンジニアリング部門 AE2部
アプリケーションエンジニア
依田 達夫 氏

16:25
|
17:00

DIP Design-in Kit によるIC-PKG-PCB Co-Analysis

日本ケイデンス・デザイン・システムズ社
テクニカルフィールドオペレーション本部
益子 行雄

16:25-17:00

DIP Design-in Kit によるIC-PKG-PCB Co-Analysis

設計IPのドライバーのSlew rate、Skew、Emphasis、その他様々な特性をどのように調整すればいいでしょうか?本来ならば、使用PKGとターゲットのPCBを接続した上で実際の信号のSI測定が必要です。ケイデンスはこれを仮想デザインの上で測定可能な設計IP Design-in Kitを提供します。ケイデンスのDDR、SerDes IPのユーザーに対して、リファレンスのPKGデータ、PCBデータ、さらにIBISモデルを提供し、IO-PKG-PCBを接続したSI/PI解析が可能なAllegro/SiPのデータと、SigrityですぐにSI/PI解析が可能な環境を提供します。設計IPユーザーはそれぞれ自身の想定するPKGやPCBのデータにモディファイしながら最適な特性のチューニングが可能です。


日本ケイデンス・デザイン・システムズ社
テクニカルフィールドオペレーション本部
益子 行雄

17:00
|
17:45

懇親会

展示をご覧いただけます。お飲み物とおつまみをご用意しておりますので、是非、お立ち寄り下さい。
※都合により内容が変更になる場合がございますので、最新情報は当ページよりご確認下さい。


会場アクセス

東京コンファレンスセンター・品川 
東京都港区港南 1-9-36 
TEL :03-6717-7000(代表)
JR品川駅港南口(東口)より徒歩2分
More details >>



お問い合わせ先

MemCon Japan 2015 事務局
E-mail:cdsj_info@cadence.com
受付時間:10:00-12:00 / 13:00-17:00
土日祝除く