Home > Press Releases > 2017/09/12

  • Contact
  • Print

ケイデンスツールおよびフローがTSMCの12FFCプロセス向けに認証を取得

新しいテクノロジーにより、新たなミッドレンジモバイル
およびハイエンド・コンシューマーアプリケーション向けのチップ設計が可能に

ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、9月11日(米国現地時間) 、ケイデンスのデジタル、サインオフおよびカスタム/アナログツールおよびフローが、TSMCの12nm FinFET Compact (12FFC)プロセステクノロジー向けV1.0認証を取得し、12FFCの導入を進めているお客様向けに提供可能であることを発表しました。さらに、新しい12FFCプロセスでの設計に向けたケイデンスIPもすでに用意されています。TSMC 12FFCプロセス向けに認証されたケイデンスツールおよびフローにより、システムおよび半導体企業は、より優れたパフォーマンスを効率的なエリアとパワーのもとに求められる新たなミッドレンジモバイルおよびハイエンドのコンシューマーアプリケーションの開発に積極的に取り組むことが可能となります。

ケイデンスのフルフローデジタルおよびサインオフソリューションの詳細については、www.cadence.com/go/tsmc12ffcdsをご覧ください。
ケイデンスのカスタム/アナログソリューションの詳細については、www.cadence.com/go/tsmc12ffccaをご覧ください。
ケイデンスのIPソリューションの詳細については、
www.cadence.com/go/tsmc12ffcipをご覧ください。

TSMC 12FFCプロセステクノロジー向けケイデンスツール
ケイデンスのデジタルおよびサインオフツールは、ピンアクセス、ルールへの準拠、エレクトロマイグレーション最適化、via alignment/ insertion、バウンダリ・セル対応を含め、フロアプラン、配置、配線、抽出等、12FFCで求められる多くの拡張機能を提供します。2017年3月以来強化された新しい拡張機能には、最適なタイミングクロージャーに対応するライブラリセル配置および包括的なRouting Haloのサポートが含まれます。カスタム/アナログについては、ケイデンスVirtuoso® Advanced Node PlatformによりTSMC 12FFCプロセス向けの基本的な対応および機能が提供され、従来の手作業による手法と比較して設計者の生産性を向上することが可能です。具体的には、デバイス配置時のスナッピンググリッド、モジュールジェネレーター (ModGen)アレイ生成、配線時の高度なトラックパターン、最先端のワイヤーエディター、自動配線機能、インデザインでのデザインルールと制約のチェック (DRC)などが含まれます。

12FFC向けV1.0認証を取得したケイデンスのデジタル、サインオフおよびカスタム/アナログツールには、Innovus™ Implementation System、Quantus™ QRC Extraction Solution、Tempus™ Timing Signoff Solution、Voltus™ IC Power Integrity Solution、Voltus-Fi Custom Power Integrity Solution、Physical Verification System (PVS)、LDE Electrical Analyzer、Spectre® Accelerated Parallel Simulator (APS)、Spectre eXtensive Partitioning Simulator (XPS)、Spectre RF option、Spectre Circuit Simulator、ならびに Virtuoso Schematic Editor、Virtuoso Layout Suite、Virtuoso Analog Design Environment 、Virtuoso Integrated Physical Verification Systemが含まれます。

さらに、ケイデンスVirtuoso Liberate™ Characterization SolutionおよびVirtuoso Variety™ Statistical Characterization Solutionに関しても、TSMC 12FFCプロセス向けに高度なタイミング、ノイズ、消費電力モデルをはじめとする高精度Libertyライブラリーを提供できることが確認されています。

TSMC 12FFCプロセステクノロジー向けケイデンスIP
12FFCプロセステクノロジー向けに最適化されたケイデンスツールに加え、ケイデンスインターフェイスIPもこのプロセスの対応に向けて開発中です。ケイデンスは最近、業界をリードする4266Mbpsスピードグレード対応のフラグシップ製品LPDDR4/4X PHYのテープアウトを行いました。さらに、MIPI® DPHY、PCI Express® 3.0 (PCIe®3) PHY、USB3.1/USB2 PHY、DPv1.4 PHY IPをはじめとする主要なケイデンスのモバイル向けIPパッケージが追加されます。このモバイル向けIPパッケージは、アプリケーションプロセッサーさらにはハイエンドのコンシューマーおよびIoTアプリケーションをターゲットとしています。

TSMC社コメント
Suk Lee氏 (Senior director, Design Infrastructure Marketing Division) :
「我々の12FFCプロセスは、多数のお客様からご興味を持っていただいてます。我々とケイデンスの深いパートナーシップにより、タイムリーな設計ソリューションを提供することが可能となり、お客様が12FFCプロセスを採用し、競争力のある様々な利点を実現していただけるようになりました。」

ケイデンス・コメント
Anirudh Devgan (Executive vice president and general manager of the Digital & Signoff Group and the System & Verification Group) :
「お客様は、独自の新しいSoCプロジェクトそれぞれに向け、費用対パフォーマンスの点で柔軟性を要求しています。TSMCの12FFCプロセスは、FinFETプロセスのメリットすべてを提供するだけでなく、優れたパフォーマンスと差別化要素を提供します。ケイデンスが12FFCプロセスVersion 1.0向けに認証を取得したことは、使い慣れたツールおよびフローを使用して製品設計をしている現在のお客様とともに取り組む準備ができているということを示しています。」