Home > Press Releases > 2017/09/14

  • Contact
  • Print

ケイデンス、次世代等価性検証ソリューションConformal Smart Logic Equivalence Checkerを発表

大規模分散型並列処理アーキテクチャーおよびadaptive proof technologyにより
等価性検証の実行時間が平均で1/4に短縮

ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、9月14日(米国現地時間) 、最小限のユーザ設定で、等価性検証の実行時間を大幅に削減する次世代等価性検証ソリューション、Cadence® Conformal® Smart Logic Equivalence Checker (以下Conformal Smart LEC)を発表しました。従来の等価性検証ツールに比べ、Conformal Smart LECは同一の計算機リソース環境下で実行時間を平均1/4に短縮します。

Conformal Smart LECに関する詳細は、www.cadence.com/go/conformalstをご覧ください。

チップの複雑度やデザインの規模が急速に増大し、先端プロセスノードに向けて昨今進化している論理合成技術を駆使し、設計者はより高度なPPA(performance, power, area)ゴールを求めています。デザインの規模と複雑度の増加が、等価性検証の証明手段にも影響を与えており、処理時間の増大や証明が完遂しないケースが生じています。デジタル設計フローにおいて等価性検証がクリティカルなステップになっており、Conformal Smart LECはこれらの問題を解決するソリューションを提供します。

Conformal Smart LECが提供する主な新技術は以下の通りです:

  • 大規模分散型並列処理アーキテクチャーは、自動的にデザインのパーティショニングを行い、等価性検証処理を複数のマシンおよびCPUに分散することができます。100個のCPUまで分散処理を拡張することが可能で、分散化のプロセスは手作業による設定の必要がないので、設計者は意識することなく分散処理を実行することができます。
  • Adaptive proof technologyは、最小限のユーザ設定で決定的な証明にたどりつく最速なソリューションを見つけ出します。分散された各パーティションを解析し、実行時間を最短にするために最適なフォーマルアルゴリズムを決定することにより、特に複雑なビヘイビアレベルのデータパス構造を持つデザインにおける検証のタイムアウトを防ぎます。

ルネサス エレクトロニクス社コメント
岡部 秀之氏(ブロードベースドソリューション事業本部 共通技術開発第二統括部 デジタル設計技術部 部長)
「深いロジック・コーンを持つ複雑なデザインにおいて等価性を得るには、ブロック毎にエキスパート技術者による多くの試行が必要でした。Conformal Smart LECでは、最適な検証方法を自動的に特定することができるようになり、1回の試行で検証が完了しました。さらに、Conformal Smart LECの大規模分散型並列処理アーキテクチャーにより、コンペア処理のTATが平均して1/4に短縮されました。プロセスノードの微細化により、設計規模や複雑性はますます増加しており、現在そして近い将来のTAT目標を達成するためには、このテクノロジが不可欠です。」

ケイデンス・コメント
Anirudh Devgan (executive vice president and general manager of the Digital & Signoff Group and the System & Verification Group):
「Conformal Smart LECによって既に数社のお客様が処理時間を大幅に改善し、PPAの高い目標を達成されています。さらに大規模分散型並列処理アーキテクチャー及びAdaptive proof technologyにより、ケイデンスのお客様はユーザ設定の手間を減らし、マーケットウィンドウに合わせて複雑なデザインをより早期に提供することが可能となります。」

新しい等価性検証ソリューションConformal Smart LECは、ケイデンスのデジタル設計、サインオフソリューションをさらに革新させ、ケイデンスのSystem Design Enablement (SDE) 戦略をサポートします。システム企業および半導体企業は、他社と差別化できる完成度の高い最終製品をさらに効率よく開発することが可能になります。