Home > 製品情報&ソリューション > Stratus High-Level Synthesis

  • Contact
  • Print

Stratus High-Level Synthesis

Stratus High-Level Synthesis

Stratus™ High-Level Synthesis (HLS) はSystemCベースの高位合成ツールC-to-Silicon ComplierとCynthesizerの高機能な性能を融合してできた次世代の高位合成ツールです。高位レベルのC++/SystemC記述からASIC及びFPGAをターゲットとした高品質なRTLの設計実装を自動で作成します。

特長 統合設計環境 IP ビルディング・ブロック ECO (Engineering Change Order) サポート  

主な利点

  • 第6世代の高位合成コアエンジンにより業界をリードするQuality of Results (QoR)、ユーザビリティ、及びスケーラビリティを実現
  • 制御系回路とデータパス系回路の両方を含む設計全体への広い適用が可能
  • ローパワー最適化による最大50%の電力削減
  • 初期のTLMモデルからゲートまでの一貫した検証環境での何百ものブロックの設計と検証を自動化
  • ECOのためのトップダウンとボトムアップの サポート
  • フィジカル・アウェア高位合成による配線混雑の削減
  • 浮動小数点演算マクロIPによる高度に最適化された信号処理設計を提供
  • I/ OインターフェイスIPにより設計者に合成可能なSystemCビルディング・ブロックを提供し生産性を向上
  • 業界標準のIEEE 1666 SystemC、C、及び C++ をサポート
  • 1,000件以上の記事(設計例、ベストプラクティス、及びアプリケーション・ノート)をオンラインナレッジベースで提供
  • Cadence C-to-Silicon Compiler とCadence Cynthesizer™の高位合成ソリューションで作成された設計をフルサポート